[发明专利]一种适用于可编程接口的输入数据装箱方法

说明书

技术领域

本发明属于集成电路领域，涉及一种接口数据处理方法，尤其是一种适用于可编程接口 的输入数据装箱方法。

背景技术

在集成电路领域，可编程是一种趋势，传统的可编程接口为每个接口的数据都配备独立 的数据缓存及数据通道，这样的实现方法会随着对缓存数量要求的增大而对存储器的需求显 著的增加，进而影响面积和功耗。同时由于在超深亚微米(65nm以下)，可编程器件内核速 度的提升相对其他数字集成电路速度提升不明显，因此并行处理也是一种优势。

发明内容

本发明要解决的技术问题是克服现有的缺陷，提供一种适用于可编程接口的输入数据装 箱方法，将可编程接口中多路数据通道中的数据汇聚、缓存成并行数据，同时支持DDR及 SDR方式操作。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种适用于可编程接口的输入数据装箱方法，包括：多路输入数据通过一一对应 的数据输入通道汇总到可配置FIFO单元，可配置FIFO单元完成写入操作；每个数据输入通 道对应一个输入数据源。

进一步地，数据输入通道包括同步寄存器组、锁存器阵列组和锁存控制器，同步寄存器 组为数据输入通道的输入端，锁存器阵列组为数据输入通道的输出端，锁存控制器控制锁存 器阵列组进行数据锁存，锁存器阵列组将锁存的数据信号输出给可配置FIFO单元。

进一步地，锁存控制器的锁存方式包括正边沿锁存、负边沿锁存和双边沿锁存。

进一步地，寄存器组包括寄存器一和寄存器二，锁存器阵列组包括锁存器阵列一和锁存 器阵列二，寄存器一输出数据给锁存器阵列一，寄存器二输出数据给锁存器阵列二。

进一步地，寄存器一和锁存器阵列一接受的时钟信号相同，寄存器二和锁存器阵列二接 受的时钟信号相同，锁存器阵列一和锁存器阵列二接受的时钟信号互补。

进一步地，可配置FIFO单元包括数据汇聚接口、FIFO访问控制器和硬件FIFO，数据汇 聚接口将接收到的数据汇聚，在FIFO访问控制器控制下，完成对硬件FIFO写入操作。

本发明的有益效果：该方法充分利用了并行处理的优势，采用多个独立的数据通道，在 统一的并行FIFO完成最终数据的装箱，既降低了对存储单元的需求，同时不影响内核的处 理效率。

附图说明

图1是本发明实现数据输入装箱方法图；

图2是数据输入通道结构示意图；

图3是可配置FIFO单元结构图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方 式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图1所示，一种适用于可编程接口的输入数据装箱方法，是将源自集成电路多路独立 IO接口的数据源的数据通过一一对应的数据输入通道1进行采样，采样后的数据通过可配置 FIFO单元2进行汇总。具体来说：一种适用于可编程接口的输入数据装箱方法，包括16个 数据输入通道1和可配置FIFO单元2。每个数据输入通道1对应一个数据源(数据源即集成 电路IO)，