[发明专利]一种嵌入式存储器的多级冗余结构

权利要求书

1.一种嵌入式存储器的多级冗余结构，其特征在于，包括：正常数据存储阵列(1)，用 于正常情况下的数据存储；第一冗余存储阵列(2)和第二冗余存储阵列(3)，用于替换正常 数据存储阵列(1)中的故障列；MBIST控制器(4)，用于控制存储器的自检测行为；MBIST 地址发生器(5)，用于产生自检测状态下的存储器地址；MBIST数据发生器(6)，用于产生 自检测状态下的数据；MBIST校验模块(7)，用于接收原始数据和读出数据，并判断存储器 是否正常；MBIST响应模块(8)，用于对自检测结果作出响应；MBIST控制器(4)控制自 检测状态下MBIST地址发生器(5)和MBIST数据发生器(6)，MBIST控制器(4)和MBIST 地址发生器(5)一起控制MBIST校验模块(7)和MBIST响应模块(8)的工作。

2.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述多级冗余结 构的级数为2。

3.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述正常数据存 储阵列(1)包括n个存储列和m个划分单元，且m小于n。

4.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述第一冗余存 储阵列(2)或第二冗余存储阵列(3)等同于正常数据存储阵列(1)中的一个划分单元，且 第一冗余存储阵列(2)或第二冗余存储阵列(3)可用来替换正常数据存储阵列(1)中的故 障划分单元，故障划分单元的行号为不大于正常数据存储阵列(1)划分单元个数的任一整数。

5.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST控 制器(4)具有优先控制权，MBIST控制器(4)由内部状态机产生控制信号来控制自检测状 态下MBIST地址发生器(5)和MBIST数据发生器(6)。

6.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST地 址发生器(5)由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。

7.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST数 据发生器(6)由MBIST控制器(4)和MBIST地址发生器(5)控制产生数据，且MBIST 地址发生器(5)的低位地址作为数据变化的状态机，MBIST控制器(4)控制数据的产生、 停止、取反。

8.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST校 验模块(7)在MBIST控制器(4)和MBIST地址发生器(5)的控制下，对正常数据存储阵 列(1)、第一冗余存储阵列(2)和第二冗余存储阵列(3)进行检测，确定相应存储阵列是 否异常，并将检测结果传递给MBIST响应模块(8)。

9.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST响 应模块(8)在MBIST控制器(4)和MBIST地址发生器(5)的控制下，根据MBIST校验 模块(7)的检测结果，决定是否进行冗余替换操作。

10.根据权利要求9所述的嵌入式存储器的多级冗余结构，其特征在于，所述冗余替换 操作通过单向三选一选择器控制存储阵列的读写地址映射关系，使多级冗余结构具有正常模 式和替换模式两种工作状态；冗余替换操作的替换模式包括1位替换模式和2位替换模式， 且1位替换模式包括上移替换模式和下移替换模式。