[发明专利]可堆叠的集成电路及其封装方法

说明书

本发明是有关于一种可堆叠的集成电路及其封装方法，其中的集成电路包括：位于集成电路的封装体内部的芯片、多条连线和多个信号传输开关；每一条连线均与至少一个信号传输开关连接，多条连线与多个信号传输开关形成具有一层或者多层连接平面的连接网络；多个插脚在集成电路封装体的底面形成插脚阵列，每一个插脚均通过连接网络与芯片的一个输入/输出端连接；多个插孔在集成电路封装体的顶面形成插孔阵列，且每一个插孔均通过连接网络与芯片的一个输入/输出端连接；一个集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与另一个所述集成电路堆叠连接。本发明在有效减小了集成电路对PCB面积的占用的同时，提高了集成电路的可复用性。

技术领域

本发明涉及一种集成电路技术，特别是涉及一种可堆叠的集成电路及其封装方法。

背景技术

集成电路(Integrated Circuit)是一种具有所需电路功能的微型电子元件。小型化、智能化、低功耗以及高可靠性是集成电路发展过程中一个备受关注的焦点。

为了克服传统的集成电路占用PCB(Printed Circuit Board，印刷电路板)的面积较大的问题，叠层封装技术(如SDP、SP以及MPM等)应运而生。叠层封装技术实际上是一种三维封装技术，即通过将多个芯片在垂直方向上累叠起来，并采用传统的引线封装结构实现封装。

发明人在实现本发明过程中发现，现有的叠层封装技术虽然可以有效减小集成电路对PCB面积的占用，然而，封装后的集成电路与传统的集成电路一样仍然具有系统弹性差的特点，如集成电路中的多个芯片的组合方式以及封装体外侧的引脚位置等均不可能发生变化，这使得集成电路的可复用性较差。

发明内容

本发明的主要目的在于之一，提供一种可堆叠的集成电路及其封装方法，所要解决的技术问题是，减小集成电路所占用的PCB的平面面积，并对集成电路的系统弹性进行改善。

本发明的目的以及解决其技术问题可以采用以下的技术方案来实现。

依据本发明的一个方面，提出一种可堆叠的集成电路，所述集成电路包括：芯片，位于集成电路的封装体内部，且具有多个输入/输出端；多个信号传输开关，位于集成电路的封装体内部；多条连线，位于集成电路的封装体内部，且每一条连线均与至少一个信号传输开关连接，所述多条连线与多个信号传输开关形成具有一层或者多层连接平面的连接网络；多个插脚，在集成电路封装体的底面形成插脚阵列，每一个插脚均通过所述连接网络与芯片的一个输入/输出端连接，且每一个插脚的上端均嵌入在封装体中，每一个插脚的下端均突出于封装体的底面；多个插孔，在集成电路封装体的顶面形成插孔阵列，且每一个插孔均通过所述连接网络与芯片的一个输入/输出端连接；一个所述集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与所述另一个所述集成电路堆叠连接。

依据本发明的一个方面，提出一种可堆叠的集成电路的封装方法，所述封装方法包括：设置具有多个输入/输出端的芯片；针对芯片的各输入/输出端布设由多条连线与多个信号传输开关形成的具有一层或者多层连接平面的连接网络；设置形成插脚阵列的多个插脚，且每一个插脚均通过所述连接网络与芯片的一个输入/输出端连接；对所述芯片、连接网络以及插脚阵列进行封装，并在封装体的顶面形成多个插孔，每一个插孔均通过所述连接网络与芯片的一个输入/输出端连接，且每一个插脚的下端均突出于集成电路的封装体的底面；所述封装后的集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与所述另一个所述集成电路堆叠连接。