[发明专利]双路服务器主板主从CPU切换装置及其切换控制方法

说明书

技术领域

本发明涉及一种服务器主板，具体地说是双路服务器主板主从CPU切换装置及其切换控制方法。

背景技术

双路服务器主板中,CPU分为主CPU与从CPU。其中主CPU与PCH通过DMI总线互联。从CPU通过QPI总线与主CPU互联。当双路CPU服务器主板，只使用一个CPU的时候，用户往往无法区分主从CPU的位置，而造成系统无法启动的问题，不得不重新装载CPU，影响工作效率，浪费人工成本。

专利号为CN102520768B的专利文献公开了一种刀片服务器主板，所述主板包括：双路CPU，所述双路CPU之间通过两块快速通道互联总线相连；每路CPU支持4通道DDR内存，每个通道插入2条DDR内存；南桥芯片，所述南桥芯片通过PCIE总线和DMI总线分别与所述CPU相连；主机通道适配器HCA卡，其通过PCIE总线与所述CPU相连接。但是该专利不能快速有效的对主从CPU装载情况进行判断以及主从CPU之间的切换。

故如何能够实现双路服务器主板主从CPU的自动切换以及如何控制主从CPU的切换是目前急需解决的技术问题。

发明内容

本发明的技术任务是针对以上不足之处，提供一种结构简单、生产成本低、易于加工的双路服务器主板主从CPU切换装置及其切换控制方法。

本发明解决其技术问题所采用的技术方案是：一种双路服务器主板主从CPU切换装置，包括CPU0、CPU1、高速SWICH开关、PCH芯片和逻辑处理器件，所述高速SWICH开关的切换位置包括SW0端和SW1端；CPU0和CPU1通过DMI总线分别连接高速SWICH开关的SW0端和SW1端，高速SWICH开关分别连接PCH芯片和逻辑处理器件；同时CPU0和CPU1均连接至逻辑处理器件；逻辑处理器件用于侦测CPU0和CPU1的装载情况。其中，逻辑处理器件(ComplexProgrammableLogicDevice，CPLD)，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。

PCH是一个intel公司的集成南桥，PCH的产品名称为IntelP55。PCH芯片具有原来ICH的全部功能，又具有原来MCH芯片的管理引擎功能，把它称之为北桥也好，称之为南桥也好。

作为优选，所述CPU0传送CPU0-PRESENT-N信号到逻辑处理器件，CPU1传送CPU1-PRESENT-N信号到逻辑处理器件。

作为优选，所述DMI总线分别与CPU0和CPU1的DMI端口连接。

作为优选，所述DMI总线采用DMIX4总线。

　　一种双路服务器主板主从CPU切换控制方法，包括如下步骤：

（1）主板上的AUX电源上电，逻辑处理器件开始工作；

（2）通过逻辑处理器件判断，CPU0和CPU1的装载情况：

①、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1同时装载：

（a）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均有效，则判断为CPU0和CPU1同时装载，此时，高速SWICH开关放弃切换；

（b）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号非同时有效，则判断为CPU0和CPU1非同时装载，此时，进入步骤②；

②、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0装载：

（a）、若仅侦测到的CPU0-PRESENT-N信号有效，则判断为CPU0装载；此时，高速SWICH开关切换到SW0端；DMI总线经过高速SWICH开关切换，便将CPU0与PCH芯片连接；

（b）、若未侦测到的CPU0-PRESENT-N信号有效，则进入步骤③或步骤④；

③、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU1装载：

（a）、若仅侦测到的CPU1-PRESENT-N信号有效，则判断为CPU1装载；此时，高速SWICH开关切换到SW1端；DMI总线经过高速SWICH开关切换，便将CPU1与PCH芯片连接；