[发明专利]阵列基板、液晶显示面板及液晶显示装置

说明书

本发明的阵列基板、液晶显示面板及液晶显示装置，设计由多晶硅半导体层和第一金属层以及两者之间的绝缘层，或者多晶硅半导体层和第二金属层以及两者之间的介质隔离层形成MIS存储电容，当第一金属层或第二金属层一侧接收负性灰阶电压时，多晶硅半导体层中的P‑Si会聚集形成空穴，当接收正性灰阶电压时，在P‑Si的上层会形成耗尽层，降低MIS存储电容的电容量，从而降低MIS存储电容在正负性灰阶电压时的电容量差值，改善闪烁现象的发生，确保显示效果。

技术领域

本发明涉及液晶显示技术领域，具体而言涉及一种阵列基板、液晶显示面板及液晶显示装置。

背景技术

LCD(Liquid Crystal Display,液晶显示器)产生闪烁(Flicker)现象的原因有多种，最主要的原因是TFT(Thin Film Transistor,薄膜晶体管)漏电的差异，即TFT在施加负性灰阶电压时的漏电大于施加正性灰阶电压时的漏电，导致阵列基板的存储电容在正负性灰阶电压时的电容量存在差值。随着LCD广泛应用于各个显示领域，并且为了降低功耗，LCD往往被施加较低的source(源极)驱动电压，导致相邻灰阶的灰阶电压之差变小，更容易加剧闪烁现象的发生，影响显示效果。

发明内容

有鉴于此，本发明提供一种阵列基板、液晶显示面板及液晶显示装置，能够改善闪烁现象的发生，确保显示效果。

本发明提供的一种阵列基板，包括衬底基材以及形成于衬底基材上的第一金属层、绝缘层、多晶硅半导体层、介质隔离层以及第二金属层，第一金属层包括间隔设置的第一区域和第二区域，第一区域的第一金属层为阵列基板的TFT的栅极，第二金属层包括间隔设置的第三区域和第四区域，第三区域和第四区域的第二金属层分别为TFT的源极和漏极，多晶硅半导体层和第二区域的第一金属层通过夹持于两者之间的绝缘层绝缘重叠，或者，多晶硅半导体层和第四区域的第二金属层通过夹持于两者之间的介质隔离层绝缘重叠，以形成阵列基板的MIS存储电容。

其中，TFT的栅极位于多晶硅半导体层的上方，阵列基板还包括形成于衬底基材上的遮光金属层以及设置于遮光金属层和多晶硅半导体层之间的缓冲层，遮光金属层包括间隔设置的第五区域和第六区域，第五区域位于第一区域的下方，缓冲层形成有第一接触孔，多晶硅半导体层通过第一接触孔与第六区域的遮光金属层连接，第二区域的第一金属层与第四区域的第二金属层连接，使得多晶硅半导体层和第二区域的第一金属层以及两者之间的绝缘层形成阵列基板的MIS存储电容。

其中，TFT的栅极位于多晶硅半导体层的上方，阵列基板还包括形成于衬底基材上的遮光金属层以及设置于遮光金属层和多晶硅半导体层之间的缓冲层，遮光金属层包括间隔设置的第五区域和第六区域，第五区域位于第一区域的下方，第二金属层还包括与第四区域相邻间隔设置且远离第三区域的第七区域，多晶硅半导体层通过第七区域的第二金属层与第六区域的遮光金属层连接，第二区域的第一金属层与第二区域的第二金属层连接，使得多晶硅半导体层和第二区域的第一金属层以及两者之间的绝缘层形成阵列基板的MIS存储电容。

其中，第六区域的遮光金属层横跨阵列基板的有效显示区域，阵列基板还包括设置于衬底基材上的公共电极，第六区域的遮光金属层在有效显示区域的外围与公共电极连接。

其中，TFT的栅极位于多晶硅半导体层的下方，绝缘层形成有第二接触孔，多晶硅半导体层通过第二接触孔与第二区域的第一金属层连接，使得多晶硅半导体层和第四区域的第二金属层以及两者之间的介质隔离层形成阵列基板的MIS存储电容。

其中，TFT的栅极位于多晶硅半导体层的下方，第二金属层还包括与第四区域相邻间隔设置且远离第三区域的第七区域，多晶硅半导体层通过第七区域的第二金属层与第二区域的第一金属层连接，使得多晶硅半导体层和第四区域的第二金属层以及两者之间的介质隔离层形成阵列基板的MIS存储电容。