[发明专利]一种基于时域差分电流测量的物理不可克隆芯片电路

说明书

本发明公开了一种基于时域差分电流测量的物理不可克隆芯片电路，包括两个电流镜阵列电路、两个电流镜电路和电流比较器电路，两个电流镜阵列电路的输出电流分别输入第一电流镜电路和第二电流镜电路；第一电流镜电路产生的第一子电流和第二电流镜电路产生的第一子电流分别输入到电流比较器电路，电流比较器电路对两个子电流进行比较后，输出一个二进制ID位；经过多次选择电流镜阵列电路的单元电路进行输出并处理后，得到一个ID序列，作为芯片的身份识别信息。本发明具有芯片面积小、低功耗、高可靠性和低成本的特点，可广泛应用于可靠性要求高、功率预算低的电路工业上。

[技术领域]

本发明涉及信息安全领域，尤其涉及一种基于时域差分电流测量的物理不可克隆芯片电路。

[背景技术]

物理不可克隆函数(Physical Unclonable Function：PUF)指的是对一个物理实体输入一个激励，利用其不可避免的内在物理构造的随机差异，输出一个不可预测的随机响应这样的一个函数。PUF的最基本的应用是用实体的唯一标识来实现认证，后来随着人们对其深入的了解，提出了越来越多的新类型的PUF实现方法，如基于仲裁器的PUF、蝴蝶PUF、环形振荡器PUF等。基于这些实现方法，PUF电路逐渐被应用到了更多的安全领域，如公共密钥加密系统的密钥生成、智能卡密钥识别系统、射频识别系统(Radio FrequencyIdentification，RFID)和相关知识产权保护等。同时，按照集成电路实现的方式来分类，它又可以分为纯数字物理不可克隆芯片(数字PUF芯片)以及数模混合物理不可克隆芯片(数模混合PUF芯片)。

文献[6]提出一种基于仲裁机制的PUF电路，通过比较两条路径的延迟得到输出响应。该电路由延时电路和仲裁判断器两个部分组成，延时电路有64位输入，通过每位输入“0”或“1”来确定上下两条路径的走向，共有264种不同的路径组合，仲裁器用于判断上下两条路劲信号到达的先后，对应输出“1”或“0”。例如一个上升信号分别通过上下两条路径传播，若上方路径先传播到仲裁，则输出响应为“1”，反之输出响应为“0”。这样经过输入一连串的上升下降信号，便可以获得一串相应的响应二进制序列。由于仲裁器需要建立时间，所以造成该电路的稳定性不高，虽然可以通过引入复杂的校正电路来提高电路的稳定性，但是却使得电路的功耗和芯片的面积大大增高。

文献[7]提出一个可应用于FPGA的基于交叉耦合电路的PUF电路。该PUF电路利用了交叉耦合电路由于正反馈圈的存在而存在的“0”或“1”两个稳定状态，和一个不稳定且易于向两个稳定态之一转变的中间态的特性。两个锁存器交叉耦合形成一个正反馈循环，开始时，通过控制外加的激励信号使得电路处于不稳定状态，然后通过改变该激励信号使得电路从不稳定状态转向“0”或“1”两个稳定状态的其中一个，从而得到一个“0”或“1”的二进制位。利用多个这样的交叉耦合电路组成一个阵列，最终得到一串二进制序列的输出。由于在交叉耦合电路从不稳定状态向稳定状态转变的时候，很容易受到一些线路或者器件的不确定因素影响，所以这个转变的过程是不可预测的，所以最终得到的一串二进制序列也是不可预测、唯一的。但是该电路同样存在稳定性的问题，需要通过辅助算法电路来提高稳定性。

献[9]提出一个基于晶闸管的PUF实现电路。该电路由晶闸管传感器电路、时间差分放大器电路、时间差分比较器电路、投票机制电路、扩散算法电路组成。电路中采用多个同样的晶闸管传感器，由于生产过程变异，每个传感器产生两个有细微不同的延迟值的工作电流，工作电流经过时间差分放大器电路将其延迟进行放大；时间差分比较起电路实际是一个仲裁器电路，该电路通过比较两个电流信号到达的先后对应地输出响应为“1”或“0”；投票机制电路对时间差分比较器的输出响应进行采样统计，根据采样结果确定输出的ID为“1”或“0”，当采样的次数足够大时(文献中采样次数为1000)可以得到一个稳定的ID；扩散算法电路根据一个确定的算法对得到的ID进行转换，使其满足统一统计分布的要求，提高PUF电路的唯一性。该电路的问题在于具有较大的误码率，而且即使增大功耗和芯片面积，也难以得到一个理想低的误码率。