[发明专利]松弛振荡器

说明书

本发明涉及一种振荡器，具体为松弛振荡器，包括主振荡器电路、负反馈稳压电路、从振荡器电路、比较器及逻辑电路。本发明提供的松弛振荡器，同时消除比较器延迟与输入失调对振荡频率的影响；采用主从双振荡器结构，利用从振荡器测量比较器延迟时长，并产生相应时长的脉宽信号控制电容充电电流切换为2I，从而有效消除比较器延迟对时钟周期的影响；同时，由主振荡器电路的4开关电路结构在时钟周期内切换比较器输入端的参考电压与充电电容电压，从而有效消除比较器输入失调对时钟周期的影响。

技术领域

本发明涉及一种振荡器，具体为松弛振荡器。

背景技术

松弛振荡器具有低成本、低功耗、中等频率精度的特点，常被用于为射频识别标签芯片、无线传感器芯片等低功耗SoC提供时钟信号。振荡频率精度是松弛振荡器的一个关键性能指标。但是，随着工作电压、功耗的不断降低，电路性能受工艺偏差、温度、工作电压波动的影响也不断增大。晶体振荡器以其高精度、低功耗、对温度不敏感的特点通常被用于提供高精度的时钟信号。但是，晶体作为片外元件提高了元件成本和体积。因此，片上全集成的极低功耗高精度松弛振荡器技术是实现低功耗、小型化、低成本SoC的一项关键技术，研究和设计具有高精度、低功耗、低成本特点的松弛振荡器具有较高的科学和工程价值。

在极低功耗下，传统松弛振荡器中的电路延迟、比较器失调等非理想因素恶化，并导致时钟频率对工艺、工作电压、温度(Process Voltage Temperature,PVT)变化更加敏感。例如，在极低偏置电流下，松弛振荡器中比较器或施密特触发器的延迟时间增大，导致其与时钟周期相比无法忽略，而比较器、施密特触发器等电路延迟时间受PVT变化的影响十分明显，从而使得时钟周期的精度严重下降。同理，比较器的输入失调电压也会降低时钟的频率精度。然而，现有的技术方案无法同时消除比较器延迟和输入失调对振荡频率的影响。

发表在“A 280nW,100kHz,1-cycle start-up time,on-chip CMOS relaxationoscillatoremploying a feedforward period control scheme”(2012Symposium onVLSI Circuits(VLSIC))，其工作原理为：oscillator core中的电容充电电流受Vctrl信号控制，当Vctrl为高时，充电电流为2Ic；当Vctrl为低时，充电电流为Ic。通过Periodcontroller测量oscillator core中比较器延时td，并产生与td时长相等的脉宽信号S1和S2，由S1和S2做或运算产生Vctrl。通过以上两步，每当电容开始充电时，使得oscillatorcore的电容充电电流在最初的td时间内为2倍充电电流2Ic，在随后的充电时间内(T/2-td)为Ic。由此使得电容充电时间缩短至RC，而传统RC松弛振荡器的电容充电时间为RC+td。从而消除了比较器延迟td对时钟周期的影响。该技术缺点是，未考虑比较器输入失调对时钟频率的影响。

发表在“A 120nW 18.5kHz RC oscillator with comparator offsetcancellation for±0.25％temperature stability”(IEEE International Solid-StateCircuits Conference Digest of Technical Papers(ISSCC),2013)。其工作原理为：在前半个时钟周期内，开关S1、S4导通，开关S2、S3关断，对C1充电且V1逐渐上升，同时V2＝I*R保持不变，V2成为比较器的参考电压。当V1上升至超过V2-Vos时比较器输出翻转，开关S1、S4关断，开关S2、S3导通，振荡器进入后半个时钟周期，此时V2随着电容充电而升高，V1则成为固定的参考电压I*R，当V2上升至超过V1+Vos时比较器输出翻转。通过以上方法，使得前半个时钟周期等于RC-CVos/I+td，后半个时钟周期等于RC+CVos/I+td，总的时钟周期等于2RC+2td，从而消除了Vos的影响。该技术缺点是未能消除比较器延时td对时钟周期的影响。

发明内容