[发明专利]一种基于UVM的FPGA通用可配置UART协议的验证方法

说明书

技术领域

本发明涉及数据的串行异步通信技术以及FPGA逻辑验证技术领域，具体来说是一种基于 UVM的FPGA通用可配置UART协议的验证方法。

背景技术

UART是一种能同时支持近距离和远距离传输的异步串行接口，被广泛应用于微机和外 设之间的数据交换。UART采用串行异步通信方式，接收和发送双方不使用共同的参考时钟， 而是以字符为单位进行数据传输。字符之间没有固定的时间间隔要求，但每个字符中的各位 以固定的时间(波特率)传送。收发双方取得同步的方法是采用在字符格式中设置起始位和 停止位，即在一个有效字符正式发送前，发送器先发送一个起始位，然后发送有效字符位， 在字符结束时再发送停止位，起始位到停止位构成一帧。在一帧信息传送之前，传输线在逻 辑上处于1状态，在传送一个字符信息的时候，先是发送起始位逻辑0，紧随其后发送的是5 到8位的信息位，从低位到高位顺序排列，在字符的最高位之后，是一个可选择的奇偶校验 位，可以选择奇校验、偶校验或无校验。在奇偶校验位后是一位标志着一帧字符结束的停止 位。停止位必须要求是逻辑1，位数可以选择1位、1.5位或者2位。UART异步串行通信的 数据格式如图1所示。

在FPGA内实现的UART功能，对其进行仿真验证时，多采用Verilog或VHDL等硬件 描述语言对待测设计编写定向测试用例，并通过观察输出波形来判断所设计的功能是否正确。 这种对UART的验证方法，测试用例编写开发周期长，且不具备重用性，即一旦波特率，数 据位，停止位，校验模式等参数改变时，代码需要重新开发，效率低下且不易维护。

通用验证方法学UVM于2011年，由三大EDA厂商Synopsys、Mentor、Cadence联合推出， 是整个电子行业中实现高效开发和重用的验证环境的一种标准。UVM是一个使用System Verilog的语法和语义定义的类库，具备面向对象编程的思想和功能，同时融入了众多验证方 法学的优点，可以最大程度的实现验证重用以及提高验证效率。基于UVM的验证环境和验证 方法可以创建坚实、可重用、自动化、易维护、具互操作性的测试流程组件，正在被业界普 遍的接受和采用。

发明内容

本发明的目的是为了解决现有技术中验证效率低的缺陷，提供一种基于UVM的FPGA 通用可配置UART协议的验证方法来解决上述问题。

本发明是通过以下技术方案来实现上述技术目的：

一种基于UVM的FPGA通用可配置UART协议的验证方法，包括以下步骤：

1)构建UVM验证平台

用SystemVerilog及UVM类库构建UVM验证平台；所述UVM验证平台包括UART验 证环境和记分板以及UART配置模块；所述UART验证环境内封装有第一代理器和第二代理 器；所述第一代理器内封装了第一监视器、激励产生器、驱动器；所述第二代理器内封装了 第二监视器；

2)定义UART_config类，构成URAT配置模块

在UART_config类中封装UART协议所需的参数变量信息，构成URAT配置模块；所述 参数变量信息包括波特率、数据位数、停止位数、是否校验、校验类型；

3)运行URAT配置模块

通过UVM的config_db机制将UART_config类中定义的参数变量信息传递给UART验 证环境、记分板；

4)实例化UART验证环境

驱动器根据从UART_config类中获得的参数变量信息，将从激励产生器获得的激励数据 包，按照UART协议要求驱动到待测试UART模块上；

5)数据反馈

同时，第一监视器会根据从UART_config类中获得的参数变量信息，采集驱动器输出的 数据，并发送给记分板；第二监视器采集待测UART模块输出的数据，并发送给记分板；

6)校验与比对

记分板则根据参数信息对待测UART模块的输出结果进行校验和比对，并给出验证结果。

进一步的，所述记分板封装了参考模型、比较器；所述参考模型将采集到的信息传输给 所述比较器。

进一步的，所述步骤5)中第一监视器采集到的参数变量信息发送给所述参考模型；所 述第二监视器采集到的数据发送给所述比较器。

本发明与现有技术相比，具有以下有益效果：