[发明专利]多核DSP中支持软硬件数据一致性的处理方法及系统

权利要求书

1.一种多核DSP中支持软硬件数据一致性的处理方法，其特征在于，包括：

在多核数字信号处理器DSP结构中增加地址范围寄存器组ABR，所述ABR的内容通过多级寄存器与多个一级数据缓存L1DC直连；

在所述L1DC中增加判断/发送逻辑JSL，所述JSL根据所述ABR的内容、当前请求或替换请求的属性信息，生成不同的请求命令经过片上网络分流发送给最后一级缓存LLC；

在所述LLC中建立混合一致性流水线MCP，根据预先设置的请求命令的处理规则，对所述MCP中接收到的分流过来的不同请求命令进行处理以选择采用软件一致性协议管理或者采用硬件一致性协议管理，方法如下：

第一步，将包含被转换的地址区域的所有的L1DC的缓存行写回并无效；

第二步，将包含被转换的地址区域的所有的LLC的缓存行写回并无效；

第三步，设置ABR，设置新的采用硬件或者软件一致性协议的地址区间。

2.根据权利要求1所述的多核DSP中支持软硬件数据一致性的处理方法，其特征在于，所述ABR包括：

硬件一致性基地址寄存器HCBAR；

硬件一致性字长度寄存器HCWCR；

硬件一致性区域使能寄存器HCRER；

其中所述HCBAR和HCWCR的宽度H等于系统的地址总线的位宽，所述HCRER的有效位为1位，其它为保留位；

用户通过配置总线配置上述三个寄存器来设置采用硬件一致性管理的空间的起始地址、长度和使能位。

3.根据权利要求2所述的多核DSP中支持软硬件数据一致性的处理方法，其特征在于，所述用户通过配置总线配置上述三个寄存器来设置采用硬件一致性管理的空间的起始地址、长度和使能位包括：

第一步，写寄存器HCBAR，写入的内容表示采用硬件一致性管理的空间的起始地址；

第二步，写寄存器HCWCR，写入的内容表示采用硬件一致性管理的空间的长度；

第三步，将寄存器HCRER的最低位写1；

其中，

空间的起始地址要和LLC的缓存长度的边界对齐，硬件一致性字长度是LLC缓存行所包含字数的整倍数；

定义V_HCRER为HCRER寄存器的内容，则当V_HCRER的最低位为1时，V_HCRER到V_HCRER+4*V_HCRER的空间为采用硬件一致性协议管理的地址空间。

4.根据权利要求1所述的多核DSP中支持软硬件数据一致性的处理方法，其特征在于，所述当前请求或替换请求的属性信息包括：地址、命中和缺失信息。

5.一种多核DSP中支持软硬件数据一致性的系统，其特征在于，包括：

各DSP内核内的一级数据缓存L1DC中设置判断/发送逻辑JSL，用于根据地址范围寄存器组ABR的内容、当前请求或替换请求的属性信息，生成不同的请求命令经过片上网络分流发送给最后一级缓存LLC；

ABR的内容通过多级寄存器与多个一级数据缓存L1DC直连；

最后一级缓存LLC，在所述LLC中设置混合一致性流水线MCP，用于根据预先设置的请求命令的处理规则，对所述MCP中接收到的分流过来的不同请求命令进行处理以选择采用软件一致性协议管理或者采用硬件一致性协议管理；

外部存储器控制器，与所述LLC连接。

6.根据权利要求5所述的多核DSP中支持软硬件数据一致性的系统，其特征在于，所述ABR包括：

硬件一致性基地址寄存器HCBAR；

硬件一致性字长度寄存器HCWCR；

硬件一致性区域使能寄存器HCRER；

其中所述HCBAR和HCWCR的宽度H等于系统的地址总线的位宽，所述HCRER的有效位为1位，其它为保留位；

用户通过配置总线配置上述三个寄存器来设置采用硬件一致性管理的空间的起始地址、长度和使能位。