[发明专利]一种减小DRAM节电模式下静态功耗的电路及方法

说明书

本发明公开一种减小DRAM节电模式下静态功耗的电路及方法，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本发明在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。

【技术领域】

本发明涉及动态随机存取存储器技术领域，特别涉及一种减小DRAM节电模式下静态功耗的电路及方法。

【背景技术】

随着便携式电子设备的快速发展，对于DRAM产品的需求量快速增加，同时对于DRAM产品的性能尤其是功耗性能提出了更高的要求。

通常情况下，DRAM进入节电模式之后，大部分的耗电模块已经关闭，所以节电模式下的功耗绝大部分来自于DRAM芯片中所有器件的静态漏电流。而器件的静态漏电流与内部供电电压以及器件本身的特性参数强相关。目前工艺中为了降低器件的漏电流，多通过增加器件的阈值电压来实现。这就导致一个负效应，就是器件的时序性能降低，从而降低了整个DRAM产品的时序性能参数，导致后端测试中核心时序性能参数比如tAA超出SPEC(内存读取时间常数tAA超出了规定的标准)范围。

【发明内容】

本发明的目的在于提供一种减小DRAM节电模式下静态功耗的电路及方法，以解决上述技术问题。本发明在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通功能，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。

为了实现上述目的，本发明采用如下技术方案：

一种减小DRAM节电模式下静态功耗的电路，包括DRAM内部供电电压产生器和模式控制电路；

所述DRAM内部供电电压产生器用于产生DRAM工作的电压；

所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。

进一步的，所述模式控制电路包括开关S1、开关S2、PMOS管以及整体控制电路；

DRAM内部供电电压产生器的输出端分成两路，一路通过开关S1连接DRAM内部供电电压网络，另一路通过串联的开关S2和PMOS管连接DRAM内部供电电压网络；

整体控制电路用于在DRAM芯片处于节电模式时产生节电模式控制信号控制开关S1断开、开关S2闭合；以及，在DRAM芯片处于非节电模式时产生非节电模式控制信号开关S1闭合、开关S2断开。

进一步的，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的电压经过一个PMOS管降压后传送给DRAM内部供电电压网络。

进一步的，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的工作电压降压一个PMOS管的阈值电压后传送给DRAM内部供电电压网络。

进一步的，PMOS管的阈值电压为300～400mv。