[发明专利]衬底处理装置及半导体器件的制造方法

说明书

技术领域

本发明涉及衬底处理装置及半导体器件的制造方法。

背景技术

近年来，闪存等半导体器件有高集成化的趋势。随之，图案尺寸显著微型化。在形成这些图案时，作为制造工序的一个工序，有时实施对衬底进行氧化处理、氮化处理等规定处理的工序。在这些处理中，使用处于等离子体状态的气体。

发明内容

伴随着微型化，更加要求上述图案在衬底面内均匀形成，然而，存在向衬底面内不均匀地供给等离子体的情况。这种情况下，难以在衬底面内形成均匀的膜。

本发明鉴于上述课题，目的在于提供在衬底面内形成均匀的膜的技术。

本发明的一方案提供如下技术，其具有：

衬底载置部，对衬底进行载置；

腔盖，与所述衬底载置部的至少一部分相对，并且在中央具有气体供给通路；

气体供给结构，与所述气体供给通路连通；

反应气体供给部，与所述气体供给结构连接，具有等离子体生成部；

管(tube)，设置于所述气体供给结构内及所述气体供给通路内，与所述反应气体供给部连通；

气体供给部，与所述气体供给结构连接，向所述管的外周侧、所述气体供给结构内侧供给气体。

根据本发明，能够提供在衬底面内形成均匀的膜的技术。

附图说明

[图1]表示本发明的第一实施方式的衬底处理装置的图。

[图2]图1的A－A’线的截面图。

[图3]表示本实施方式的衬底处理工序的流程图。

[图4]表示图3的成膜工序的详情的流程图。

[图5]表示成膜工序中的阀动作等的图。

[图6](a)是表示气体分散通道231b内的、沿着腔盖组装体结构的壁及管261的气体的流速的图。(b)是图6(a)的a－a′截面图。(c)是图6(a)的b－b′截面图。

[图7]用于表示管的下端的上限位置的图。

[图8]用于表示管的下端的下限位置的图。

[图9]用于说明管的前端的形状的另一形态的图。

[图10]用于说明管的前端的形状的又一形态的图。

[图11]用于说明图5的成膜工序的变形例的图。

[图12]用于说明管的前端的形状的比较例的图。

符号说明

100···衬底处理装置

200···晶片(衬底)

201···反应区

202···反应容器

203···搬送空间

212···衬托器

231···腔盖组装体(腔盖部)

261···管

具体实施方式

(第一实施方式)

以下，说明本发明的第一实施方式。

＜装置构成＞

将本实施方式的衬底处理装置100的构成示于图1。如图1所示，衬底处理装置100以单片式衬底处理装置的形式构成。

(处理容器)

如图1所示，衬底处理装置100包括处理容器202。处理容器202构成为例如横截面为圆形、扁平的密闭容器。此外，处理容器202例如由铝(Al)、不锈钢(SUS)等金属材料构成。在处理容器202内形成有：反应区201(反应室)，对作为衬底的硅晶片等晶片200进行处理；和搬送空间203，在将晶片200搬送至反应区201时供晶片200通过。处理容器202由上部容器202a和下部容器202b构成。

在下部容器202b的侧面设置有与闸阀205相邻的衬底搬入搬出口206，晶片200经由衬底搬入搬出口206在下部容器202b与未图示的搬送室之间移动。在下部容器202b的底部设置有多个提升销207。

在反应区201内设置有作为衬底载置部(载置晶片200)的衬托器212。衬托器212主要具有载置晶片200的载置面211和内置于衬托器212的作为加热源的加热器213。在衬托器212上与提升销207相对应的位置，分别设置有供提升销207贯通的贯通孔214。

衬托器212由轴217支承。轴217贯通处理容器202的底部，进一步在处理容器202的外部与升降机构218连接。通过使升降机构218工作而使轴217及衬托器212升降，从而能够使载置在衬底载置面211上的晶片200升降。需要说明的是，轴217下端部的周围由波纹管219覆盖，处理容器202内保持气密。