[发明专利]TMBS器件及其制造方法

说明书

本发明公开了一种TMBS器件，包括：形成有N型外延层的N型半导体衬底，形成N型外延层中的多个沟槽，在各沟槽中的内部表面形成有栅介质层并填充有多晶硅栅。在各沟槽外的N型外延层表面形成有密度和深度能够调整的可控晶格缺陷，在可控晶格缺陷表面形成有肖特基金属接触，通过调整可控晶格缺陷的密度和深度来降低TMBS器件的正向导通电压；正面金属层覆盖在肖特基金属接触和多晶硅栅表面并引出正极；在N型半导体衬底的背面形成有背面金属层并引出负极。本发明还公开了一种TMBS器件的制造方法。本发明能降低器件的正向导通电压、提高器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型MOS势垒肖特基二极管(Trench MOS Barrier Controlled Schocttky Rectifier,TMBS)器件；本发明还涉及一种TMBS器件的制造方法。

背景技术

TMBS器件相对于平面结构的肖特基二极管增加了沟槽栅MOSFET结构，沟槽栅MOSFET的沟槽之间的表面才形成肖特基接触，沟槽栅MOSFET用于在肖特基二极管的反向偏置时对沟槽之间的N型外延层进行横向耗尽，从而能够提高反向击穿电压，这样也能够采用更高掺杂浓度或更薄的N型外延层，从而能降低器件的正向导通电阻以及正向导通电压(VF)。

正向导通电压的降低有助于提高器件的性能，如何在现有器件的基础上进一步的降低器件的正向导通电压为本申请的研究课题。

发明内容

本发明所要解决的技术问题是提供一种TMBS器件，能降低器件的正向导通电压、提高器件的性能。为此，本发明还提供一种TMBS器件的制造方法。

为解决上述技术问题，本发明提供的TMBS器件包括：

N型半导体衬底，在所述N型半导体衬底上形成有N型外延层。

在所述N型外延层中形成有多个沟槽，在各所述沟槽中的内部表面形成有栅介质层，在形成有所述栅介质层的各所述沟槽中填充有多晶硅栅。

在各所述沟槽外的所述N型外延层表面形成有可控晶格缺陷，所述可控晶格缺陷的密度和深度能够调整。

在所述可控晶格缺陷表面形成有肖特基金属接触，通过调整所述可控晶格缺陷的密度和深度来降低TMBS器件的正向导通电压。

正面金属层覆盖在所述肖特基金属接触和所述多晶硅栅表面，所述正面金属层引出正极。

在所述N型半导体衬底的背面形成有背面金属层，所述背面金属层引出负极。

进一步的改进是，所述N型半导体衬底为N型硅衬底，所述N型外延层为N型硅外延层。

进一步的改进是，所述可控晶格缺陷通过硅离子注入形成，通过调节所述硅离子注入的剂量调节所述可控晶格缺陷的密度，通过调节所述硅离子注入的能量调节所述可控晶格缺陷的深度。

进一步的改进是，所述硅离子注入的剂量为1e13cm^-2～1e16cm^-2。

进一步的改进是，所述硅离子注入的剂量为10kev～200kev。

进一步的改进是，所述N型外延层的厚度为2微米～10微米，电阻率为0.1欧姆·厘米～2欧姆·厘米。

进一步的改进是，所述沟槽的深度为0.5微米～5微米。

进一步的改进是，所述栅介质层为栅氧化层。

进一步的改进是，所述栅介质层为栅氧化层，所述栅介质层的厚度为500埃米～10000埃米。

进一步的改进是，所述肖特基金属接触为由底层的钛和顶层的氮化钛组成的复合膜和表面具有所述可控晶格缺陷的所述N型外延层进行快速热退火形成的接触。