[发明专利]基于MOS管元件的三输入与门电路

说明书

技术领域

本发明涉及一种基于MOS管元件的三输入与门电路，其应用于芯片集成电路当中。

背景技术

芯片集成电路当中包含有数量庞大的逻辑门电路，而现有的逻辑门电路普遍存在体积较大、功耗高、响应不够迅速等缺点，这在集成电路，特别是VLSI超大规模集成电路当中往往是致命的，影响着电路的整体体积的微型化、电路功耗与发热。

发明内容

为克服现有多输入与门电路存在的体积较大、功耗高等缺点，本发明提出一种基于MOS管元件的三输入与门电路，其具体技术方案如下：

一种基于MOS管元件的三输入与门电路，具有第一、第二和第三输入端，以及一输出端，包括MOS管Q1、Q2、Q3、Q4、Q5、Q6、Q7和Q8，所述MOS管Q1、Q3、Q5各自的源极连接电源VCC端，自各的漏极共同连接第一结点P1，所述MOS管Q2的源极连接所述MOS管Q1的漏极，其漏极连接到所述MOS管Q4的源极，所述MOS管Q4的漏极连接至所述MOS管Q6的源极，所述MOS管Q6的漏极连接地端，所述MOS管Q1和Q2的栅极共连接电路的第一输入端，所述MOS管Q3和Q4的栅极共连接电路的第二输入端，所述MOS管Q5和Q6的栅极共连接电路的第三输入端；所述MOS管Q7和Q8串联连接于电源端VCC与地端之间，二者的栅极共同连接至所述第一结点P1，二者的串联连接结P2连接电路的输出端。

于本发明的一个或多个实施例当中，所述MOS管Q1、Q3、Q5和Q7为P型MOS管，所述MOS管Q2、Q4、Q6和Q8为N型MOS管。

于本发明的一个或多个实施例当中，所述电源端VCC电压为+5V。

本发明电路具有构成简单、成本低、扩展容易等优点，可有效减少逻辑门电路的体积与电能消耗，这对于大规模集成电路来讲是很重要的，影响着整体电路的性能。本发明从实用性和经济性上看，均是具备卓越性能的产品，十分适合推广使用。

附图说明

图1为本发明的基于MOS管元件的三输入与门电路的原理图。

具体实施方式

如下结合附图1，对本申请方案作进一步描述：

一种基于MOS管元件的三输入与门电路，具有第一、第二和第三输入端，以及一输出端，包括MOS管Q1、Q2、Q3、Q4、Q5、Q6、Q7和Q8，所述MOS管Q1、Q3、Q5各自的源极连接电源VCC端，自各的漏极共同连接第一结点P1，所述MOS管Q2的源极连接所述MOS管Q1的漏极，其漏极连接到所述MOS管Q4的源极，所述MOS管Q4的漏极连接至所述MOS管Q6的源极，所述MOS管Q6的漏极连接地端，所述MOS管Q1和Q2的栅极共连接电路的第一输入端，所述MOS管Q3和Q4的栅极共连接电路的第二输入端，所述MOS管Q5和Q6的栅极共连接电路的第三输入端；所述MOS管Q7和Q8串联连接于电源端VCC与地端之间，二者的栅极共同连接至所述第一结点P1，二者的串联连接结P2连接电路的输出端。

所述MOS管Q1、Q3、Q5和Q7为P型MOS管，所述MOS管Q2、Q4、Q6和Q8为N型MOS管。

所述电源端VCC电压为+5V。

上述优选实施方式应视为本申请方案实施方式的举例说明，凡与本申请方案雷同、近似或以此为基础作出的技术推演、替换、改进等，均应视为本专利的保护范围。