[发明专利]一种半导体器件及其制备方法、电子装置

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构。

在半导体技术中，目前很多产品都需要薄片(wafer thickness<＝400um)的处理方法。例如在3D IC立体叠合技术，热门的3D硅通孔(TSV)工艺、2.5D的中介板(Interposer)工艺、绝缘栅双极型晶体管工艺(Insulated Gate Bipolar Transistor，IGBT)，以及背面照射(Back-Side-Illumination，BSI)工艺都需要这种薄片的处理方法。

其中，在背面照射(Back-Side-Illumination，BSI)生产工艺中，由于两片硅片在键合与研磨过程中会引入应力。在正面硅片刻蚀过程中，由于硅片表面应力的不均匀性，硅片表面将产生厚度差，这将影响产品的电性参数与良率。

同时当键合研磨完成的BSI产品，在正面硅刻蚀过程中，采用旋转刻蚀法。由于硅片表面应力不均匀性，导致刻蚀液在硅片上流量不同，存在刻蚀速率差，从而导致厚度不均匀。

因此，需要对目前所述半导体器件的制备方法进行改进，以便消除上述多个问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方 式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供第一晶圆和第二晶圆，并将所述第一晶圆和所述第二晶圆相接合；

步骤S2：在所述第二晶圆进行图案化之前蚀刻所述第二晶圆的边缘，以去除所述第二晶圆的边缘部分，以释放所述第二晶圆中的应力。

步骤S3：对所述第二晶圆进行图案化。

可选地，在所述步骤S1中，将所述第一晶圆和所述第二晶圆相接合之后还进一步包括对所述第二晶圆进行研磨打薄的步骤。

可选地，在所述步骤S2中，所述蚀刻去除的所述第二晶圆边缘的厚度为1.50～3.75um。

可选地，在所述步骤S2中，所述蚀刻去除的所述第二晶圆边缘的宽度为8～12mm。

可选地，在所述步骤S1中，所述第一晶圆位于承载晶圆上方，所述第二晶圆位于所述第一晶圆上方与所述第一晶圆相接合。

可选地，在所述步骤S2中选用旋转蚀刻方法蚀刻所述第二晶圆的边缘。

可选地，在所述步骤S2中选用HNA蚀刻液蚀刻所述第二晶圆的边缘。

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括上述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在BSI产品中，在键合和研磨之后，在正面硅片刻蚀工艺前，加入硅片边缘区域(10mm)刻蚀工艺，从而释放键合与研磨过程中带来的应力，以防止蚀刻厚度不均一的问题，进一步提高了半导体器件的良率和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中 示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1c为本发明中所述半导体器件制备过程示意图；

图2为本发明一具体地实施方式中所述半导体器件的制备流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。