[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。包括：在器件衬底的正面上形成多层III‑V族半导体膜层，包括依次形成III‑V族半导体第一缓冲层、III‑V族半导体第一阻挡层、III‑V族半导体沟道层、III‑V族半导体第二阻挡层、III‑V族半导体器件层；在器件衬底的正面所述多层III‑V族半导体膜层中形成前端器件；对器件衬底的背面进行减薄处理，以去除所有的器件衬底；去除III‑V族半导体第一缓冲层和III‑V族半导体第一阻挡层，以暴露III‑V族半导体沟道层。本发明的方法采用与硅工艺兼容的高迁移率III‑V族半导体材料代替硅沟道，提高了半导体器件的性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

以硅CMOS技术为基础的集成电路技术遵循摩尔定律通过缩小器件的特征尺寸来提高芯片的工作速度、增加集成度、降低功耗以及降低成本，集成电路的特征尺寸由微米尺度进化到纳米尺度，取得了巨大的经济效益与科学技术的重大进步。对于继续缩小特征尺寸来延续摩尔定律的思路，硅材料出现了不可避免的问题，例如短沟道效应和工艺成本急剧增加。因此选择其他沟道材料是延续摩尔定律的一个途径。

III-V族半导体的电子迁移率远大于硅，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究己成为近期全球微电子领域的前言和热点。例如，InGaAs被报道用于NFET器件的沟槽，这种器件结构中，往往还包括InAlAs和GaAs作为缓冲层，InP作为反向通道(reverse channel)

因此，有必要提出一种新的半导体器件的制造方法，以进一步提高器件的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供一种半导体器件的制造方法，所述方法包括：

步骤S1：提供器件衬底，在所述器件衬底的正面上形成多层III-V族半导体膜层，其包括依次形成III-V族半导体第一缓冲层、III-V族半导体第一阻挡层、III-V族半导体沟道层、III-V族半导体第二阻挡层、III-V族半导体器件层；

步骤S2：在所述器件衬底的正面所述多层III-V族半导体膜层中形成前端器件，以及形成覆盖所述前端器件的后端器件层；

步骤S3：提供处理衬底，在所述处理衬底的正面形成键合层；

步骤S4：将所述处理衬底的正面与所述器件衬底的正面相键合，并对所述器件衬底的背面进行减薄处理，以去除所有的所述器件衬底；

步骤S5：去除所述III-V族半导体第一缓冲层和所述III-V族半导体第一阻挡层，以暴露所述III-V族半导体沟道层。

进一步，在所述步骤S5之后，还包括以下步骤：

步骤S6：在暴露的所述III-V族半导体沟道层上形成介电层；

步骤S7：形成贯穿所述介电层并与所述后端器件层中的互连结构相连接的通孔；

步骤S8：在所述介电层上形成焊盘，以及覆盖所述介电层但暴露出所述焊盘的打线区的钝化层。