[发明专利]半导体器件失效分析样品及其制备方法、失效分析方法

说明书

本发明提供一种半导体器件失效分析样品及其制备方法、失效分析方法，通过在载体上开设一个与半导体器件样品相符的承载槽以及开设至少一个连通承载槽的导流沟槽，并在所开的承载槽中放置导电粘合剂，加热或者紫外光照射载体使导电粘合剂熔融，最后将半导体器件样品放置在承载槽中，轻压半导体器件样品使之与承载槽侧壁的台阶表面齐平，这样就避免了导电粘合剂对样品表面的污染，更重要的是在研磨去层时避免了样品表面不均匀研磨现象的出现。

技术领域

本发明涉及半导体器件制造技术领域，尤其涉及一种半导体器件失效分析样品及其制备方法、失效分析方法。

背景技术

一般来说，集成电路在研制、生产和使用过程中失效不可避免。随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。具体来说，失效分析的意义主要表现在以下几个方面：1)失效分析是确定芯片失效机理的必要手段；2)失效分析为有效的故障诊断提供了必要的信息；3)失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息；4)失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。

在失效分析过程中，往往需要对样品芯片内固定的某一层或多层的内部结构电路进行观察和分析。随着制程的不断提高，产品元器件的最小尺寸在不断缩小，产品的厚度也在不断缩小，有些功能简单的产品其厚度尤其小。怎样对越来越薄的单个产品进行研磨和观察成为失效分析的难题。

请参考图1A，目前常用的一种方法是先去除包裹超薄样品10的封装膜塑，然后利用导电石蜡12将超薄样品10粘贴在稍大的厚晶片11上再进行处理，结合图1A和1B所示，具体步骤如下：

S101，样品10去封装；

S102，清洁样品10；

S103，加热厚晶片11并在厚晶片11上铺设导电石蜡12；

S104，通过导电石蜡12使样品10粘在厚晶片11上；

S105，对样品10进行研磨去层操作，以获得较佳的失效分析表面；

S106，通过扫描电子显微镜(SEM)观测样品10。

发明人发现，上述方法除了耗时较长以外，还存在以下缺点：

1.由于导电石蜡12柔软的特性，实际操作中位于厚晶片11上方的样品10的边缘以及表面均容易受到导电石蜡12的沾污；

2.由于纤薄的样品10与周围的导电石蜡12的材质不同，且样品10的边缘与厚晶片11暴露的上表面(即未被导电石蜡12和样品10覆盖的部分)相比有一个高度差，这会导致样品10在被研磨处理时其边缘的研磨速度要快于其中间部位，容易造成样品10表面的整体高度的不均匀；

3.由于导电石蜡12与样品10本身的膨胀系数差异较大，容易造成样品10弯曲，在后续的研磨过程中，样品10的弯曲会使其研磨层次变化梯度大，样品10局部表面非常不平整，容易破碎。

因此，需要一种新的半导体器件失效分析样品及其制备方法、失效分析方法，以避免样品观测表面的污染以及研磨高度不均性，提高样品制备的成功率。

发明内容

本发明的目的在于提供一种半导体器件失效分析样品及其制备方法、失效分析方法，以避免样品观测表面的污染以及研磨高度不均性，提高样品制备的成功率。

为解决上述问题，本发明提出一种半导体器件失效分析样品的制备方法，包括：

提供一半导体器件样品以及一用于承载所述半导体器件样品的载体；