[发明专利]多层互连线路板的链路阻抗测试方法

说明书

本发明公开了多层互连线路板的链路阻抗测试方法，所述方法包括以下步骤：S1、获取所需测量线路的位置；S2、分析所需测量线路所在的链路，并找出该链路终端位置处的测试点；S3、在测试点处测量整条链路的TDR曲线；S4、选取所需测量线路所对应的TDR曲线区域，并计算平均值。本发明可以准确反映链路各段的阻抗值。

技术领域

本发明涉及一种测试方法，尤其是多层互连线路板的链路阻抗测试方法。

背景技术

在PCB线路阻抗测试中，一般会设计与所需要控制的阻抗线的线宽、布线层的铜厚、叠层结构完全相同的阻抗测试条。阻抗测试条和实际线路，以及阻抗测试条所处环境与实际线路所处的真实环境均存在一定差异，如残铜率、流胶、基板铜厚、介厚均匀性、蚀刻均匀性等，而该差异直接造成采用阻抗测试条测出的线路阻抗与实际线路阻抗并不一致。因此，为了准确测量某一层的线路阻抗，通常会以所需测量线路为测量对象，并将与所需测量线路端部直接连接的孔作为测试点，而所需测量线路可以是单端线，也可以是差分线。

在多层互连PCB中，所需测量线路与其他层线路一起相连构成链路，而所需测量线路并非总是处于整个链路的终端。如此，当所需测量线路并不位于链路终端时，以所需测量线路端部直接连接的孔作为测试点测试时，由于位于该测试点的孔同时与所需测量线路以及其他线路连接，因此会导致发射信号分流，使得测出的线路阻抗值偏小，造成测试结果严重失真，或者是错误的测试结果。

发明内容

针对现有技术的不足，本发明的目的旨在于提供一种多层互连线路板的链路阻抗测试方法，该方法可以用于多层互连线路板的链路阻 抗测试。

为实现上述目的，本发明采用如下技术方案：

多层互连线路板的链路阻抗测试方法，所述方法包括以下步骤：

S1、获取所需测量线路的位置；

S2、分析所需测量线路所在的链路，并找出该链路终端位置处的测试点；

S3、在测试点处测量整条链路的TDR曲线，该TDR曲线的不同时间段内的点与链路上各段互连的线路阻抗值一一对应。；

S4、选取所需测量线路所对应的时间段内的TDR曲线，统计该时间段内TDR曲线上各点对应的阻抗值，并计算所需测量线路的阻抗平均值。

优选的，在所述步骤S2中还包括确定所需测量线路与测试点所对应的链路终端之间相隔k段线路。

进一步的，在所述步骤S4中TDR曲线从起点开始的第k+1段即为所需测量线路所对应的TDR曲线。

优选的，当所需测量线路为单端线时，所述测试点为链路终端位置的过孔上的焊盘和附近的地孔上的焊盘；当所需测量线路为差分线时，所述测试点为链路终端位置的差分孔上的焊盘。

优选的，在步骤S2中采用genesis软件分析出所需测量线路所在的链路并找出测试点位置，以及确定测试点与所需测量线路之间相隔k段线路。

优选的，在步骤S3中采用阻抗测试仪测量整条链路的TDR曲线。

进一步的，在步骤S4中采用阻抗测试仪根据对应时间段的TDR曲线计算所需测量线路的阻抗平均值。

优选的，所需测量线路的长度为1inch-4inch之间。

相比现有技术，本发明的有益效果在于：

对于多层互连线路板的链路阻抗测试，以链路终端位置处的过孔上的焊盘和过孔附近的地孔上的焊盘或差分孔上的焊盘为测试点时，可以准确反映链路各段线路的阻抗值。

附图说明

图1为本发明的测试方法流程图；