[发明专利]一种VBO信号处理的方法及装置

说明书

本发明公开了一种VBO信号处理的方法及装置，该方法为，RX模块基于从REF管脚获得的第一时钟信号对接收的VBO信号解调，若确定VBO信号为扩频信号时，获得相应的扩频数据信号和扩频同步信号，将获得的扩频同步信号中第二时钟信号发送给PLL模块，并将解调获得的扩频数据发送给TX模块；PLL模块发送第二时钟信号给REF管脚；TX模块从REF管脚获取第二时钟信号，且基于第二时钟信号对接收的扩频数据进行编码并发送，这样，实现了TX模块发送的信号也为扩频信号，且不需要使用带有buffer/fifo的更高级型号的FPGA，不会增加成本，且有效地解决了EMC的问题。

技术领域

本发明涉及图像处理领域，尤其涉及一种VBO信号处理的方法及装置。

背景技术

V-by-one(video by one，VBO)接收(RX)模块需要从接收的信号中解调出数据信号和同步信号，然后，经过现场可编程门阵列(Field-Programmable Gate Array，FPGA)中其它模块处理后，最后发送给VBO的发送(TX)模块，经TX模块编码后输出。但若RX模块接收的为扩频信号时，TX模块打包时的时钟信号可能会与RX解调出的时钟信号不同步，出现错误。

参阅图1所示，现有技术下，VBO信号处理方法为，外部晶体振荡器(ExternalCrystal Oscillator，XTAL)，也简称晶振，通过REF管脚给TX模块和RX模块提供一个时钟信号(Clock signal，CLK)，RX模块接收到VBO信号后，基于上述时钟信号，将接收的VBO信号解调后经过现场可编程门阵列(Field-Programmable Gate Array，FPGA)的其他模块处理，然后送至TX模块处编码输出，其中，图1中VBO_RX1—VBO_RX4为4路输入信号，VBO_TX1—VBO_TX4为4路输出信号，当然，在实际中，并不仅仅限于4路输入输出信号，可以为8路、12路或16路等。

由此可见，所有的模块都使用的是同一个时钟信号，当RX模块接收的VBO信号不是扩频信号时，不存在时钟不同步的情况，但是，当RX模块接收的VBO信号为扩频信号时，RX模块解调出的数据信号是带有扩展频谱通信(Spread Spectrum Communication，SSC)的，其中SSC也简称为展频或扩频，而TX模块仍是以REF管脚提供的时钟信号进行编码，这样，与RX模块解调出的数据信号不同步，导致出错，因此该方法只能用于RX接收的信号不是扩频信号的情况。

参阅图2所示，现有技术下，另一种VBO信号处理方法为，若RX模块接收的VBO信号为扩频信号时，RX模块解调后，将带有SSC的数据信号先送至buffer/fifo，然后，buffer/fifo采用和TX模块相同的时钟，将带有SSC的数据信号以固定频率发送给TX模块，这样，TX模块使用REF管脚处获取的时钟信号从Buffer/fifo接收数据，就可以保证TX模块接收的数据信号和时钟信号是同步，其中，图2中VBO_RX1—VBO_RX4为4路输入信号，VBO_TX1—VBO_TX4为4路输出信号，这里，在实际中，并不仅仅限于4路输入输出信号，可以为8路、12路或16路等。

由此可见，当RX模块接收的VBO信号为扩频信号时，为了保证RX模块解调出的数据信号与TX模块的时钟信号同步，需要采用带有buffer/fifo的更高级型号的FPGA，并且，TX模块编码输出的信号就不再带有SSC了，可能使得电磁兼容性(Electro MagneticCompatibility，EMC)指标不通过。

综上所述，当RX模块接收的为带有SSC的信号时，现有技术下，需使用FPGA内部的buffer资源，导致成本增加，且TX模块输出的信号不会带有SSC，可能会导致EMC过高。

发明内容

本发明实施例提供一种VBO信号处理方法及装置，以实现TX模块发送的信号也带有SSC的问题。

本发明实施例提供的具体技术方案如下：

一种VBO信号处理的方法，包括：