[发明专利]一种基于Cadence Via自动对齐的方法

说明书

技术领域

本发明涉及EDA技术领域，具体的说就是一种基于CadenceVia自动对齐的方法。

背景技术

随着社会的发展,人们对电子产品的要求也越来越高,电子信息行业为了迎合和 满足大众的心理,也在进行不断的研究和实践,开发出新的电子产品,促进信息时代的发 展。PCB板卡设计作为发展的基石，需要不断的改进与创新。

目前PCB板卡设计时，在双面板和多层板中，为连通各层之间的印制导线，在各层 需要连通的导线的交汇处钻上一个公共孔，即过孔。孔本身存在着对地的寄生电容，同时也 存在着寄生电感，往往也会给电路的设计带来很大的负面效应。在工艺上，过孔的孔壁圆柱 面上用化学沉积的方法镀上一层金属，用以连通中间各层需要连通的铜箔，而过孔的上下 两面做成圆形焊盘形状，过孔的参数主要有孔的外径和钻孔尺寸。在PCB板卡上存在众多过 孔，通常存在过孔散乱，布局分散等情况，占用较多PCB板卡空间，严重影响PCB板卡上通过 net的设计，也破坏了板卡外观美观。

发明内容

本发明针对现有技术存在的不足之处，提供了一种基于CadenceVia自动对齐的 方法。

本发明所述一种基于CadenceVia自动对齐的方法，解决上述技术问题采用的技 术方案如下：所述基于CadenceVia自动对齐的方法,在CadenceLayout设计中，通过编写 设置PCB板中自动对齐Via的SKILL程序，然后将该SKILL程序放入到Skill菜单中，实施该 SKILL程序能够一键设置改变原来Via的位置，使得Via一键自动对齐。

优选的，通过修改PCB板中自动对齐Via的SKILL程序的部分配置文件，然后将该 SKILL程序放入到Skill菜单中，并执行该SKILL程序，对Layout设计的后台数据库进行直接 修改，能够一键改变原来Via的位置。

优选的，所述基于CadenceVia自动对齐的方法,其具体实施步骤包括：

1)选择当前需要改动的Via；

2）选择一个Via作为一个基本点；

3）根据设计需要选择需要的Via的间距和位置；

4）运行SKILL，Via自动变成所需位置；

5）运行SKILL运行结束，输出Done命令。

本发明的一种基于CadenceVia自动对齐的方法与现有技术相比具有的有益效果 是：本发明所述方法，实施步骤简单，操作起来方便易行，在CadenceLayout设计中，能够一 键设置改变原来Via的位置，实现一键自动对齐；使得PCB板中Via间距统一，布局比以前美 观，同时扩大了net设置空间，提高了板卡利用率。

附图说明

附图1为没有采用本发明所述方法前的示意图；

附图2为采用本发明所述方法后的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参考 附图，对本发明所述一种基于CadenceVia自动对齐的方法进一步详细说明。

本发明所述一种基于CadenceVia自动对齐的方法,在CadenceLayout设计中， 通过编写设置PCB板中自动对齐Via(过孔)的SKILL程序，然后将该SKILL程序放入到Skill 菜单中，实施该SKILL程序，就能一键设置改变原来Via的位置，实现Via一键自动对齐。通过 本发明所述方法，避免Via不齐导致的布局空间不够，布局不美观等问题，从而大大提高了 工作效率。

实施例1：

本实施例所述一种基于CadenceVia自动对齐的方法,在CadenceLayout设计中，通 过修改PCB板中自动对齐Via的SKILL程序的部分配置文件，然后将该SKILL程序放入到 Skill菜单中，并执行该SKILL程序，对Layout设计的后台数据库进行直接修改，能够一键改 变原来Via的位置，使得Via一键自动对齐。

采用本实施例所述基于CadenceVia自动对齐的方法,其具体实施步骤包括：

2)选择当前需要改动的Via；

2）选择一个Via作为一个基本点；

3）根据设计需要选择需要的Via的间距和位置；

4）运行SKILL，Via自动变成所需位置；

5）运行SKILL运行结束，输出Done命令。