[发明专利]用于应力增强与接触的通过背侧显露实现的深EPI

说明书

本发明的实施例包含具有应变沟道的非平面晶体管以及形成这样的晶体管的方法。在实施例中，非平面晶体管可以包含半导体衬底。根据实施例，第一源极/漏极（S/D）区域和第二S/D区域可以形成在半导体衬底之上并且通过沟道区域彼此分离。栅极堆叠可以形成在沟道区域之上。为了增加在沟道区域中可以诱导的应变的量，实施例可以包含在半导体衬底中形成从沟道区域下面去除半导体衬底的至少一部分的应变增强开口。

技术领域

本发明总体上涉及半导体器件的制造。特别地，本发明的实施例涉及具有背侧应力诱导层的非平面半导体器件。

背景技术

金属氧化物半导体（MOS）晶体管器件的关键设计参数是在给定设计电压下递送的电流。这个参数通常被称为驱动电流或饱和电流（I_Dsat）。对驱动电流有影响的一个因素是沟道区域的载流子迁移率。沟道区域中的载流子迁移率的增加导致驱动电流的增加。NMOS和PMOS晶体管中的载流子分别是电子和空穴。通过使该区域受到单轴拉伸应变，可以增加NMOS器件中的沟道区域的电子迁移率。替换地，可以通过在沟道区域上施加单轴压缩应变来增加PMOS器件中的沟道区域的空穴迁移率。

当前，可以通过在源极/漏极（S/D）区域的表面之上外延沉积层或通过用不同于用于沟道区域的材料的材料来替换S/D区域，来将沟道应变引入到器件中。通过在层之间创建晶格常数失配来诱导应变。例如，当在S/D区域之上形成外延沉积层时，外延层可以具有与S/D区域不同的晶格常数。替换地，当S/D区域被替换时，替换S/D区域可以具有与沟道区域不同的晶格常数。沟道中能够诱导的应变的量具有若干限制。沟道中能够诱导的应变的量受晶体管的物理结构限制。对沟道区域中能够诱导的应变的量的一个限制物是存在于沟道区域下方的衬底材料中的应变。

附图说明

图1A是根据本发明的实施例的非平面晶体管的一对横截面图示。

图1B是根据本发明的实施例的在源极/漏极（S/D）区域上包含顶侧应变诱导层的非平面晶体管的一对横截面图示。

图2A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的非平面晶体管的一对横截面图示。

图2B是根据本发明的实施例的、在衬底中形成应变增强开口之后的图2A的一对横截面图示。

图2C是根据本发明的实施例的、在应变增强开口中已经形成填充材料之后的图2B的一对横截面图示。

图3A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀并且在衬底中形成多个应变增强开口之后的非平面晶体管的一对横截面图示。

图3B是根据本发明的实施例的、在用应变诱导外延层填充应变增强开口之后的图3A的一对横截面图示。

图3C是根据本发明的实施例的、在去除衬底的剩余部分并且在应变诱导外延层之间形成填充材料之后的图3B的一对横截面图示。

图4A是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的非平面晶体管的一对横截面图示。

图4B是根据本发明的实施例的、在衬底中形成应变增强开口之后的图4A的一对横截面图示。

图4C是根据本发明的实施例的、在应变增强开口中已经形成应变诱导外延层之后的图4B的一对横截面图示。

图5A是根据本发明的实施例的、具有延伸到衬底中的S/D区域的非平面晶体管的一对横截面图示。

图5B是根据本发明的实施例的、在背侧显露工艺已经对衬底的一部分进行回蚀之后的图5A的一对横截面图示。

图5C是根据本发明的实施例的、在衬底中形成应变增强开口之后的图5B的一对横截面图示。