[发明专利]异质外延N型晶体管与P型晶体管的基于阱的集成

说明书

非硅鳍状物结构从衬底的阱凹陷中的晶体异质外延阱材料延伸。III‑V鳍式FET可以形成于阱凹陷内的鳍状物结构上，而IV族鳍式FET形成于衬底的与阱凹陷相邻的区域中。阱材料可以被围绕穿过隔离材料的柱的非晶隔离材料与衬底电隔离，柱将阱材料耦合到衬底的晶种表面并捕获晶体生长缺陷。可以通过横向外延过生长在阱隔离材料之上扩展柱，并利用高质量的单晶填充阱凹陷。可以使阱材料与相邻衬底区域平面化。可以从阱材料制造n型鳍状物结构，接着从衬底或第二外延阱制造p型鳍状物结构。

背景技术

在便携式电子应用中对集成电路(IC)的需求推动着更大级别的半导体器件集成。开发中的很多高级半导体器件利用了非硅半导体材料，包括化合物半导体材料(例如，GaAs、InP、InGaAs、InAs和III-N材料)。这些非硅材料系统可以用于制造金属氧化物半导体场效应晶体管(MOSFET)和其它形式的高迁移率晶体管(HEMT)。非硅材料系统对于光电子(例如，LED)、光生伏特和传感器也是有用的，其中的一种或多种可以用于与电子器件平台中的基于硅的器件集成。

用于制造非硅晶体管的一项技术包括在硅衬底之上形成非平面非硅晶体器件区(例如，鳍状物沟道区)。器件区材料和/或下方材料与衬底形成至少一个异质结构。尽管在理论上这种异质结构能够实现高性能N型器件与常规硅沟道P型器件的单片集成，但迄今为止，不同的器件架构使得采用异质外延N型器件的CMOS电路的大规模制造不切实际。

附图说明

在附图中仅通过举例而非限制的方式示出了本文描述的材料。为了例示的简单清楚，附图中示出的元件不一定是按比例绘制的。例如，为了清楚起见，一些元件的尺寸可能相对于其它元件被放大。此外，在认为合适的地方，附图标记在各图之间重复以指示对应或相似的元件。在附图中：

图1A是根据一些实施例的在适于制造互补鳍式FET以实现CMOS集成电路(IC)的硅衬底之上的与多个p型鳍状物结构集成的多个基于阱的异质外延n型鳍状物结构的平面图；

图1B是根据一些替代实施例的在适于制造互补鳍式FET以实现CMOS集成电路(IC)的硅衬底之上的与多个p型鳍状物结构集成的多个基于阱的异质外延n型鳍状物结构的平面图；

图2A示出了根据一些实施例的穿过图1A中所描绘的多个n型和p型鳍状物结构的宽度的截面图；

图2B示出了根据一些实施例的穿过图1B中所描绘的多个n型和p型鳍状物结构的宽度的截面图；

图3是示出了根据一些实施例的利用图1A所描绘的与p型鳍状物结构集成的基于阱的异质外延n型鳍状物来制造一对互补鳍式FET的方法的流程图；

图4A、4B、4C、4D、4E、4F、4G、4H、4I、4J、4K、4L、4M和4N是根据一些实施例的在执行图3中所示的方法时演变的n型和p型鳍状物结构的截面图；

图5A、5B、5C和5D是根据一些实施例的在执行栅极替换工艺时演变的n型和p型鳍式FET的沟道区的截面图；

图6是示出了根据一些实施例的利用图1B所描绘的与多个p型鳍状物结构集成的多个基于阱的异质外延n型鳍状物结构来制造一对互补鳍式FET的方法的流程图。

图7示出了根据本发明的实施例的采用SoC的移动计算平台和数据服务器机器，该SoC包括利用与多个p型鳍状物结构集成的多个基于阱的异质外延n型鳍状物结构的互补鳍式FET；以及

图8是根据本发明的实施例的电子计算装置的功能方框图。

具体实施方式

参考附图描述了一个或多个实施例。尽管详细描绘并论述了具体构造和布置，但应当理解，这仅仅出于例示性目的。相关领域的技术人员将认识到，其它构造和布置也是可能的，而不脱离说明书的精神和范围。对相关领域的技术人员显而易见是，可以在除本文详述的系统和应用之外的各种其它系统和应用中采用本文所述的技术和/或布置。