[发明专利]用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转

说明书

说明了用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。在示例中，一种包括金属化层的半导体结构，包括衬底上方的层间电介质(ILD)层中的多个沟槽。预催化剂层在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上。电介质材料的交联部分在多个沟槽中的一个或多个沟槽中靠近预催化剂层。导电结构在沟槽中的剩余沟槽中。

技术领域

本发明的实施例属于半导体结构和工艺领域，具体而言，用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转(tone reversal)。

背景技术

过去几十年来，集成电路中的部件的缩放已经成为日益增长的半导体工业背后的驱动力。缩放到越来越小的部件实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储器或逻辑器件，导致制造出具有增大容量的产品。然而，对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。

集成电路通常包括导电的微电子结构，它们在本领域中称为过孔，用以将过孔上方的金属线或其它互连件电连接到过孔下方的金属线或其它互连件。过孔典型地通过光刻工艺形成。有代表性地，可以将光致抗蚀剂层旋涂在电介质层上方，使光致抗蚀剂层通过经图案化的掩模曝光于经图案化的光化辐射，随后可以对经曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，通过将光致抗蚀剂层中的开口用作蚀刻掩模，可以在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以用一种或多种金属或其它导电材料填充过孔开口以形成过孔。

在过去，逐步减小了过孔的尺寸和间隔，预计将来过孔的尺寸和间隔会继续逐步减小，至少对于一些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)。过孔尺寸的一个量度是过孔开口的临界尺寸。过孔间隔的一个量度是过孔间距。过孔间距表示最接近的相邻过孔之间的中心到中心的距离。

当通过这种光刻工艺以极小的间距来图案化极小的过孔时，会存在几个难题，尤其是当间距约为70纳米(nm)和/或更小时和/或当过孔开口的临界尺寸约为35nm或更小时。一个此类难题是过孔与上覆互连件之间的重叠和过孔与下面的连接盘互连件(landinginterconnect)之间的重叠通常需要被控制到约四分之一过孔间距的高容限。随着过孔间距随着时间的推移而不断缩小，重叠容限往往以甚至大于光刻设备所能够保持的速度而随之一起缩小。

另一个此类难题是过孔开口的临界尺寸通常往往比光刻扫描仪的分辨能力更快地缩小。存在用以缩小过孔开口的临界尺寸的缩小技术。然而，缩小量往往受到最小过孔间距的限制，并且受到缩小工艺足够光学临近效应修正(OPC)中性的能力的限制，而不显著地损害线宽度粗糙度(LWR) 和/或临界尺寸均匀性(CDU)。

又一个此类难题是光致抗蚀剂的LWR和/或CDU特性通常随着过孔开口的临界尺寸减小而需要改进，以便保持临界尺寸预算的相同总体比例。但当前，大多数光致抗蚀剂的LWR和/或CDU特性的改进不如过孔开口的临界尺寸减小得快。

另一个此类难题是极小的过孔间距通常往往低于极紫外(EUV)光刻扫描仪的分辨能力。结果，通常会使用两个、三个或更多个不同的光刻掩模，这往往增大了成本。在某一点，如果间距继续减小，即使用多个掩模也不可能使用EUV扫描仪为这些极小的间距打印过孔开口。

在用于制造金属线、金属过孔和电介质插塞的后端金属化制造技术领域需要改进。

附图说明

图1示出了根据本发明的实施例的层间电介质(ILD)线和抗蚀剂线的交替图案的倾斜视图，其中，在抗蚀剂线中的一个抗蚀剂线中形成孔。

图2A-2H示出了根据本发明的实施例的包括借助使用自底向上交联的电介质的图像色调反转的制造过程中的横截面图，其中：

图2A示出了在ILD材料中的沟槽的预图案化之后的起始结构的横截面图；