[发明专利]自适应芯片和配置方法

说明书

一种自适应芯片(100)和配置方法，包括：多个动态可重构单元(110)，以阵列形式设置，每个动态可重构单元(110)可按需动态重配置为不同的运算功能和/或输入输出功能，其中，每个动态可重构单元(110)与多个相邻的动态可重构单元(110)连接，从所述多个相邻的动态可重构单元(110)中的一个或多个获得数据，将基于所述数据的运算结果输出给至少一个相邻的动态可重构单元(110)。可降低成本。

技术领域

本公开涉及芯片及电子装置，尤其涉及一种自适应芯片及其配置方法和具有该自适应芯片的电子装置。

背景技术

科技的发展对芯片设计与制造提出了越来越高的要求，采用以IP核复用及其软硬件协同验证为技术支撑的系统级芯片(SoC)，已成为高性能集成电路设计的主流方法。从芯片系统定义、前端电路设计、后端物理实现、芯片制造、封测到软件开发再到最终的量产也已演变成一个浩大的系统工程。目前，主流的芯片仍然是ASIC与FPGA芯片。

ASIC是应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC在批量生产时与通用集成电路相比具有体积小、功耗低等优点，但ASIC是一种不可重构的芯片，具有较长的上市时间，而且需要流片。一次流片费用非常高，只有量大情况下，成本才能降低。

FPGA基于ASIC，其基本原理是利用LUT(查找表)。LUT本质上是一个内存表，它把数据事先写入内存表后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。FPGA允许芯片结构可以静态重配置，甚至局部动态重配置，在上市时间上比ASIC优势明显，但是总体上仍旧需要将设计好的电路事先烧写进芯片里面。FPGA针对量小的应用成本比较低，但是量大的话，成本相对较高。

ASIC具有固定性，一旦设计完成，芯片功能就被固定下来。除非芯片损坏，否则ASIC的功能不会改变。这种芯片只能适应特定的功能，而不能随着需求的不同而改变，硬件的升级也基本不可能实现。如果芯片是为卫星设计，一旦卫星到达太空，想实现硬件的升级，要付出非常庞大的成本。

虽然FPGA公司能够提供一些可配置芯片，但是因为采用了查找表的方式，需要在写入芯片前，将所有的可能出现的数据计算出来，然后将这些庞大的数据写入到每个查找表中。这样，随着配置数据的增大，写入FPGA的时间就会越来越长。即使可以实现局部重配置，由于配置的数据量巨大，导致重配置的速度受到极大的限制，所以FPGA无法实现超快速的重配置。

随着芯片规模和设计复杂度的增大，芯片重配置的时间越来越长，很难利用现有的FPGA技术实现动态的实时重构。

因此，需要设计一种能够实现动态重新配置功能的自适应芯片，实现一芯多用的功能。

在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请公开一种自适应芯片及其配置方法和具有该自适应芯片的电子装置。根据本公开的自适应芯片可以实现快速动态重配置。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一方面，提供一种自适应芯片，包括：多个动态可重构单元，以阵列形式设置，每个动态可重构单元可按需动态重配置为执行不同的运算功能和/或输入输出控制功能，其中，每个动态可重构单元与多个相邻的动态可重构单元连接，从所述多个相邻的动态可重构单元中的一个或多个获得数据，将基于所述数据的运算结果输出给至少一个相邻的动态可重构单元。

根据一些实施例，每个动态可重构单元与四至八个相邻的动态可重构单元连接。

根据一些实施例，每个动态可重构单元包括算术逻辑时序单元，所述算术逻辑时序单元配置为实现算术运算、逻辑运算、空运算、时序延迟及计数中的至少一种。