[发明专利]具有集成无源组件的开关式功率级

说明书

一种可扩缩开关调节器架构可包含集成电感器。所述集成电感器可包含多层式衬底中的导通体或柱，其中选定导通体在一端处由所述多层式衬底的重分布层耦合，且不同地，在另一端处由硅集成电路芯片的金属层或由所述多层式衬底的另一重分布层耦合。所述导通体可通过微球耦合到所述硅集成电路芯片，其中所述导通体及微球布置成阵列。

背景技术

各种移动装置中所使用的系统单芯片(SoC)中的电力分配网络(PDN)通常包含经由微凸块或铜柱连接到封装衬底的芯片上金属化物层。微凸块可通过封装内的导通体及一或多个重分布层(RDL)而连接到封装的球，其中封装的球耦合到印刷电路板(PCB)。此通常导致显著寄生电感，所述显著寄生电感变成对移动装置的性能的显著限制因素，这是因为较高频率及较高电流由于负载电流的快速改变而产生也称为下降的局部瞬态效应。

为了克服此困难，提出嵌入式电压调节器(eVR)及各种瞬态控制电路。出于效率起见，所述电压调节器通常为具有电感器的开关调节器。然而，在实施eVR时最大挑战中的一者是制造具有高电感比电阻值(L/R：电感[nH]/电阻[mohms])与小形式因子(额定电流/平方毫米)的电感器。

发明内容

关于一些实施例，本揭示内容论述具有集成电感器的可扩缩开关调节器架构及用以优化各种性能参数对结构的面积的方法。在一些实施例中，经组合开关与电感器经构造为单位单元且可经组合以形成较高电流驱动能力多相操作所需的较大元件。

提供针对此单位单元具有小于0.25mm^2的面积的三个实例。可针对过程节点的从180nm低至28nm及以外(例如，10nm FinFET)的完整范围制定出这些实例。

对于任何电感器，针对给定芯面积优化磁动力及相对于磁场路径长度使芯的面积最大化是基础的。磁动力与电流及电流围绕芯进行的匝数(N)成比例。经良好界定的芯结构的电感与面积*N^2/长度成比例。

任何电流流动(举例来说，导线或微凸块上)均形成磁场圈。对于电力分配网络的给定几何形状，总体磁场导致通常称为寄生电感的事物。

在本发明的一些方面中，利用微凸块及RDL金属化物来选择性地形成所要磁场路径的结构使开关电压调节器的开关的顶部上的电感最大化及最小化。微凸块的最大电流能力及开关的大小经选择以匹配可经构造以达成所要电感与最大L/R比率(电感/电阻)的电感器芯面积、磁场路径长度及匝数。此还与开关的面积相匹配使得电感器可构建于对应开关的顶部上。此结构可接着视为形成开关调节器的单位元件。所述单位元件可为多相降压的单个相位或具有耦合电感器的单位元件。