[发明专利]鳍式场效应晶体管

说明书

一种半导体器件，包括：半导体衬底，该半导体衬底中形成有隔离区；以及鳍状半导体结构，该鳍状半导体结构竖直地突出到隔离区之上并沿第一方向横向地延伸。另外，该器件包括包覆鳍状半导体结构的沟道区的栅极电介质和包覆栅极电介质的栅电极。沟道区沿第一方向介于源极区与漏极区之间，并且具有倾斜的侧壁和从沟道区的基部朝向顶部连续地减小的宽度。沟道区包括体积反转区，该体积反转区具有大于沟道区的总高度的约25％的高度。

背景技术

公开的技术大体上涉及半导体器件，更具体地涉及鳍状场效应晶体管(finFET)。

技术领域

晶体管的物理缩小在每一代技术中不断构成新的挑战。技术创新诸如应变工程(如应变硅)和替代材料(如高K栅极电介质和金属栅极)已经使制造商能够不断缩小晶体管，以使沟道长度短至20-30nm。对于高性能逻辑应用，所推荐的将晶体管物理缩小以使沟道长度在20-30nm以下的途径包括：绝缘体上硅(SOI)技术，在该技术中，使用形成在埋置绝缘体层上的超薄硅层来形成晶体管沟道以进一步缩小晶体管；以及多栅极晶体管，诸如双栅极和三栅极晶体管，在多栅极晶体管中使用薄板坯(如竖直的鳍状)结构来形成二维或三维晶体管沟道。对于后一种方法，在竖直和水平两个方向上缩小晶体管的沟道区的物理尺寸(如高度、宽度)同时保持高导通电流和导通/关断比仍然是一个挑战。

发明内容

一方面，半导体器件包括：半导体衬底，该半导体衬底中形成有隔离区；以及鳍状半导体结构，该鳍状半导体结构竖直地突出到隔离区之上并沿第一方向横向地延伸。另外，该器件包括包覆鳍状半导体结构的沟道区的栅极电介质和包覆栅极电介质的栅电极。沟道区沿第一方向介于源极区与漏极区之间，并且具有倾斜的侧壁，沟道区具有从沟道区的基部朝向顶部连续地减小的宽度。沟道区包括体积反转区(volume inversion region，体反型区)，该体积反转区具有在约3nm至约4nm之间的最小宽度和在约4nm至约8nm之间的最大宽度，其中体积反转区还具有大于沟道区的总高度的约25％的高度。

另一方面，半导体器件包括半导体衬底和鳍状半导体结构，该鳍状半导体结构沿第一方向横向地延伸，并且该鳍状半导体结构具有突出到相邻隔离区之上的突出部分。另外，该器件包括形成在突出部分的沟道区上的栅极堆叠体，其中沟道区横向地介于源极区与漏极区之间。栅极堆叠体包括形成在沟道区上的栅极电介质和形成在栅极电介质上的栅电极。沟道区具有不超过32nm的竖直高度和不超过16nm的基部宽度，其中沟道区具有相对的锥形侧壁，使得沟道区具有为沟道区的竖直高度的至少25％的体积反转区。体积反转区具有一掺杂浓度和物理尺寸，使得当向栅电极施加反转偏压时，贯穿沟道区的宽度，反转区内的导带能量和价带能量(E_C，E_V)下降到沟道区的体(bulk，块体、大块、主体)材料的对应的导带能量和价带能量(E_C,BULK，E_V,BULK)以下，其中沟道区的宽度沿与第一方向相交的第二方向延伸。

附图说明

图1A是体晶体管的示意性截面图。

图1B是绝缘体上硅(SOI)晶体管的示意性截面图。

图2是根据实施方案的具有体积反转区的鳍状场效应晶体管(finFET)的等轴侧视图。

图3示出了根据实施方案的具有体积反转区的finFET的区域的多个电子带图。

图4A至图4D是根据不同实施方案的具有不同尺寸和不同配置的体积反转区的finFET的沟道区的截面图。

图5是根据实施方案的具有体积反转区的多个鳍状场效应晶体管(finFET)的等轴侧视图。

具体实施方式