[发明专利]带进位的原子加法指令有效
申请号: | 201580067802.7 | 申请日: | 2015-11-03 |
公开(公告)号: | CN107003855B | 公开(公告)日: | 2021-03-26 |
发明(设计)人: | 安德烈亚斯·都·恩格-哈尔斯特韦德特 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 宗晓斌 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 进位 原子 加法 指令 | ||
1.一种用于处理数据的装置,包括:
处理电路,用于执行由程序指令指定的处理操作;
指令解码器,用于解码带进位的原子加法指令以控制所述处理电路执行下述操作:以与在原子操作期间独占访问数据值相一致的方式,将对加数操作数值和存储在存储单元的所述数据值的加法作为原子操作来执行,从而生成存储在所述存储单元的结果值、以及指示所述加法是否生成进位输出的进位值,以及
用于存储所述数据值的缓存存储器,其中,至少当所述数据值不存在于所述缓存存储器中时,所述处理电路响应于带进位的原子加法指令序列,累加出所述序列内的多个带进位的原子加法指令的相应加数操作数值的本地和值,并且当所述数据值在所述缓存存储器中可用时将所述本地和值加到所述数据值上。
2.根据权利要求1所述的装置,其中,所述存储单元是存储器映射的存储单元。
3.根据权利要求1和2中任一项所述的装置,其中,所述存储单元是存储器。
4.根据权利要求1和2中任一项所述的装置,其中,所述相应加数操作数值和所述数据值的每一个具有共享范围的有效位,并且所述相应加数操作数值和所述数据值中的至少一者是较大值的一部分,其中所述较大值具有大于并包括所述共享范围的有效位的全范围的有效位。
5.根据权利要求4所述的装置,其中,所述指令解码器解码另外的带进位的原子加法指令,以执行具有另外的共享范围的有效位的另外的加法,所述共享范围的有效位以及所述另外的共享范围的有效位是在所述全范围的有效位内的离散范围。
6.根据权利要求5所述的装置,其中,所述另外的共享范围的有效位与所述共享范围的有效位相连续,并与在所述全范围的有效位内比所述共享范围的有效位更高顺序的位相对应。
7.根据权利要求6所述的装置,其中,由所述序列中的每个带进位的原子加法指令生成的所述进位值被加到相应的另外的带进位的原子加法指令的加数操作数上。
8.根据权利要求1和2中任一项所述的装置,其中,所述处理电路被形成为在执行所述序列中的每个带进位的原子加法指令时将所述进位值作为返回值返回。
9.根据权利要求1和2中任一项所述的装置,其中,所述序列中的每个带进位的原子加法指令具有进位输入操作数,并且所述加法是对所述加数操作数、所述数据值和所述进位输入操作数的加法。
10.根据权利要求1所述的装置,其中,所述带进位的原子加法指令序列是来自在所述装置上执行的相应程序线程的指令。
11.根据权利要求10所述的装置,其中,所述处理电路在执行将针对给定程序线程的给定加数操作数值累加到所述本地和值中并生成给定进位值的给定带进位的原子加法指令时,被形成为将所述给定进位值返回到所述给定程序线程以准许所述给定程序线程前进,从而执行在所述给定带进位的原子加法指令之后的所述给定程序线程内的另外的程序指令。
12.根据权利要求11所述的装置,其中,所述处理电路被形成为延迟返回针对所述序列内的最后的带进位的原子加法指令的最终进位值,直到所述数据值在所述缓存存储器中可用,并且所述本地和值被加到所述数据值以生成所述最终进位值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580067802.7/1.html,转载请声明来源钻瓜专利网。