[发明专利]包括叠对误差保护的图案化方法

说明书

本文中的技术包括在用于产生硬掩模、特征、接触开口等的微加工期间用于图案化流程的间隔物处理的用途。本文中的技术包括使用侧壁间隔物以在待图案化的特征之间限定硬边界。这样的间隔物位于叠对的浮雕图案下方，使得间隔物的一部分被暴露并且保护下面的层。本文中的技术可以用于金属化，并且特别地，用于在电子装置接触部上方的第一金属层的金属化。更广泛而言，本文中的技术可以用于其中一个结构非常靠近另一个结构(例如具有次分辨率尺寸)的任何类型的关键布置。

相关申请的交叉引用

本申请要求于2014年11月6日提交的题为“包括叠对误差保护的图案化方法(Method of Patterning Incorporating Overlay Error Protection)”的美国临时专利申请第62/076,476号的权益，其全部内容通过引用并入到本文中。本申请还要求于2015年4月21日提交的题为“包括叠对误差保护的图案化方法(Method of PatterningIncorporating Overlay Error Protection)”的美国临时专利申请第62/150,759号的权益，其全部内容通过引用并入到本文中。

背景技术

本公开内容涉及图案化工艺，并且特别地，涉及用于电子器件和元件的微加工的图案化工艺。

在材料加工方法学(例如光刻法)中，产生图案化层通常包括将辐射敏感材料(例如，光致抗蚀剂)的薄层施加至基底的上表面。该辐射敏感材料被转换成可以用作蚀刻掩模的浮雕图案，以将图案转移至基底上的一个或更多个下面的层。辐射敏感材料的图案化通常涉及使用例如光刻系统由辐射源通过光掩模(与相关的光学元件)在辐射敏感材料上曝光。该曝光在辐射敏感材料内产生潜图案，其中对于特定的显影剂，该材料的一部分为可溶的，而其余部分为不可溶的。然后使辐射敏感材料显影，其中可溶的部分被溶解并且被移除以产生作为形貌或物理图案的浮雕图案。例如，显影可以包括使用相对应的显影溶剂移除辐射敏感材料的照射区域 (如在正型光致抗蚀剂的情况下)或非照射区域(如在负型光致抗蚀剂的情况下)。所得到的浮雕图案可以随后充当掩模层或蚀刻掩模。

可以使用各种蚀刻技术将给定的图案转移至下面的层。半导体生产设备通常使用干等离子体蚀刻工艺以使用蚀刻手段选择性地移除材料。一旦浮雕图案在基底上形成，将基底设置在等离子体加工室内并且蚀刻化学品 (通常为可电离的、解离的气体混合物)供应等离子体，使得等离子体产物选择性地蚀刻下面的层同时最低限度地蚀刻掩模层。电子器件及元件的微加工通常涉及重复的材料沉积、图案产生以及材料移除的步骤。

发明内容

给定等离子体蚀刻工艺的成功依赖使用具有适合相对于一种材料选择性地蚀刻另一种材料的化学反应物的蚀刻化学。在理想的情况下，等离子体蚀刻工艺通过蚀刻第一材料而不蚀刻第二材料来起作用。然而，这样的完美的选择性是少见的。如果以显著大于蚀刻第二材料的速率蚀刻第一材料，则等离子体蚀刻仍然是成功的。取决于材料厚度及设计规范，(例如)3:1、8:1或10:1的蚀刻速率比可以被视为相对于一种材料而言对另一材料进行的蚀刻具有足够的选择性。

不幸地，并不总是可以或实际上实现在材料之间的完美蚀刻选择性。当蚀刻穿过多个不同的层时可能加剧此挑战，该多个不同的层中的一些可以使用相同或类似的化学品来蚀刻。伴随微加工的一个具体蚀刻挑战是在层之间维持精确的叠对，所述层可彼此堆叠。具有上层对下层的精确叠对 (对准)对于装置性能是有益的。不恰当的叠对——尤其对于组分图案的边缘布置——可能产生不可接受的缺陷和短路。知晓一些图案化技术涉及将图案分解(分开)成待在基底上组合的多个不同的掩模以产生单一、图案化的掩模或转移层，可以理解这样的叠对挑战。当给定的期望的复合图案具有低于光刻的分辨率极限的特征尺寸时，可以使用将给定图案分成组分(component)。因此，多组分掩模可以用于产生复合或集合图案。然而，当组分掩模图案交叠时，图案化的特征可能被合并、破坏等。因此，叠对挑战可以妨碍设计图案的成功制造。