[发明专利]外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法

说明书

本发明提供一种外延晶片，其特征在于，具有：硅系基板；第一缓冲层，配置于硅系基板上，具有第一多层结构缓冲区域与第一插入层，前述第一多层结构缓冲区域由Al_xGa_1‑xN层与Al_yGa_1‑yN层交互配置而成，前述第一插入层由比Al_yGa_1‑yN层更厚的Al_zGa_1‑zN层构成，x>y、x>z，前述第一缓冲层由第一多层结构缓冲区域与第一插入层交互配置而成；第二缓冲层，配置于第一缓冲层上，具有第二多层结构缓冲区域与第二插入层，前述第二多层结构缓冲区域由Al_αGa_1‑αN层与Al_βGa_1‑βN层交互配置而成，前述第二插入层由比Al_βGa_1‑βN层更厚的Al_γGa_1‑γN层构成，α>β、α>γ，前述第二缓冲层由第二多层结构缓冲区域与第二插入层交互配置而成；以及，通道层，配置于第二缓冲层上，比第二插入层更厚，并且，第二缓冲层的平均铝组成比第一缓冲层的平均铝组成更高。由此，提供一种外延晶片，能够降低晶片的翘曲并抑制发生内部龟裂。

技术领域

本发明涉及外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法。

背景技术

氮化物半导体层，通常形成于便宜的硅基板上、蓝宝石基板上。然而，这些基板的晶格常数与氮化物半导体层的晶格常数差异大，另外，热膨胀系数也相异。因此，在基板上，通过外延生长所形成的氮化物半导体层中会发生大的应变能。其结果，在氮化物半导体层中容易发生龟裂和造成结晶品质降低。

为了解决上述问题，提出了一种方法，在硅基板与由氮化物半导体构成的有源层(active layer)之间，配置由积层氮化物半导体层而成的缓冲层(例如，参照专利文献1)。

图6表示专利文献1的半导体晶片，其具有缓冲层。

在图6的半导体晶片1中，缓冲层3设置于硅基板2与有源层4(由电子传输层4a与电子供给层4b构成)之间，缓冲层3具有：第一多层结构缓冲区域5；第二单层结构缓冲区域8，设置于第一多层结构缓冲区域5上且由GaN(氮化镓)构成；以及，第二多层结构缓冲区域5’，设置于第二单层结构缓冲区域8上。

进一步，第一多层结构缓冲区域5和第二多层结构缓冲区域5’具有多层结构，所述多层结构是由子多层结构缓冲区域6与第一单层结构缓冲区域7重复积层而成，所述第一单层结构缓冲区域7是由GaN构成且比第二单层结构缓冲区域8更薄。

另外，子多层结构缓冲区域6具有多层结构，所述多层结构是由AlN(氮化铝)构成的第一层与由GaN构成的第二层重复积层而成。

在专利文献1中，公开了下述技术内容：利用以第一比例包含铝的氮化物半导体来形成第一层，并将第二层、第一单层结构缓冲区域7及第二单层结构缓冲区域8的铝的比例设为比第一比例更小，即，通过将缓冲层3的上部(第二多层结构缓冲区域5’及第二单层结构缓冲区域8)的铝组成设为较小，从而降低半导体晶片的翘曲。

现有技术文献

专利文献

专利文献1：日本特开2008-205117号公报。

发明内容

发明要解决的课题

如上所述，为了改善已形成于硅基板上、蓝宝石基板上的氮化物半导体层的特性，一直以来，进行设置缓冲层，以及对缓冲层的构成进行优化。

然而，本发明人等发现，在以往的缓冲层构成中，在晶片翘曲、内部龟裂发生的方面尚有改善的余地。