[发明专利]用于页表游走改变位的指令和逻辑

说明书

处理器包括二进制翻译器、存储器管理单元和监测器单元。该二进制翻译器包括用于翻译代码区并且对区内的翻译指令重排序来产生事务的逻辑。存储器管理单元包括用于从事务接收存储器指令来访问存储器中的地址、基于在之前的页表游走期间对地址设置的位来确定在事务执行期间地址是否与之前的页表游走关联以及基于地址与之前的页表游走关联这一确定允许执行存储器指令的逻辑。监测器单元包括用于规定在事务执行期间指定地址是否与之前的页表游走关联的逻辑。

技术领域

本公开关于处理逻辑、微处理器和关联指令集架构的领域，该指令集架构在由处理器或其他处理逻辑执行时执行逻辑、数学或其他功能操作。本公开进一步关于处理自修改代码和与虚拟存储器的交互的领域。

背景技术

多处理器系统变得越来越普遍。多处理器系统的应用的范围从最高性能系统直到嵌入式低功率计算机。多处理器系统的应用包括动态域分区一直到桌面计算。为了利用多处理器系统，待执行的代码可分成多个线程以供各种处理实体执行。每个线程可以彼此并行执行。此外，为了提高处理实体的效用，可能采用乱序执行。乱序执行可能在对这样的指令的所需输入变得可用时执行指令。从而，在代码序列中较晚出现的指令可在代码序列中较早出现的指令之前执行。这些一起与虚拟存储器和系统的存储器模型交互。

附图说明

实施例通过示例并且没有限制地在附图的图中图示。

图1A是根据本公开的实施例用处理器形成的示范性计算机系统的框图，该处理器可以包括执行单元用于执行指令。

图1B图示根据本公开的实施例的数据处理系统。

图1C图示用于执行文本串比较操作的数据处理系统的其他实施例。

图2是根据本公开的实施例对于处理器的微架构的框图，该处理器可以包括逻辑电路用于执行指令。

图3A图示根据本公开的实施例的多媒体寄存器中的各种封装数据类型（packeddata type）表示。

图3B图示根据本公开的实施例的可能寄存器中数据存储格式。

图3C图示根据本公开的实施例的多媒体寄存器中的各种有符号和无符号封装数据类型表示。

图3D图示操作编码格式的实施例。

图3E图示根据本公开的实施例的另一个可能操作编码格式，其具有四十个或以上的位。

图3F图示根据本公开的实施例的再另一个可能操作编码格式。

图4A是图示根据本公开的实施例的有序流水线和寄存器重命名段、乱序发出/执行流水线的框图。

图4B是图示根据本公开的实施例要包括在处理器中的有序架构代码和寄存器重命名逻辑、乱序发出/执行逻辑的框图。

图5A是根据本公开的实施例的处理器的框图。

图5B是根据本公开的实施例的核的示例实现的框图。

图6是根据本公开的实施例的系统的框图。

图7是根据本公开的实施例的第二系统的框图。

图8是根据本公开的实施例的第三系统的框图。

图9是根据本公开的实施例的芯片上系统的框图。

图10图示根据本公开的实施例的处理器，其包含可以执行至少一个指令的中央处理单元和图形处理单元。

图11是图示根据本公开的实施例IP核的开发的框图。

图12图示根据本公开的实施例、不同类型的处理器如何可以仿真第一类型的指令。