[发明专利]码元转变时钟转码的检错常数

说明书

相关申请的交叉引用

本申请要求于2015年10月2日向美国专利商标局提交的美国临时申请No.62/236,522、于2015年9月10日向美国专利商标局提交的美国临时申请No.62/216,692、于2014年11月26日向美国专利商标局提交的美国临时申请No.62/084,998以及于2015年11月23日向美国专利商标局提交的美国非临时申请No.14/949,435的优先权和权益，它们的全部内容通过援引纳入于此。

背景

领域

本公开涉及实现数据通信接口上的高效操作，且更具体地涉及促进采用码元转变时钟转码的数据通信接口中的检错。

背景技术

数据通信接口可以采用码元转变时钟转码来将时钟信息嵌入在编码将通过具有多条信号导线的接口传送的数据的码元序列中，从而消除对专用时钟信号线的需求。

在多信号数据传递(多线差分信令，诸如N阶乘(N！)低电压差分信令(LVDS))的某些示例中，可执行转码(例如，一种编码类型到另一编码类型的数字-数字数据转换)以便通过在每一码元循环引起码元转变而不是在单独的数据通道(差分传输路径)中发送时钟信息的方式来嵌入码元时钟信息。通过此类转码来嵌入时钟信息还可最小化时钟与数据信号之间的偏斜并消除用锁相环(PLL)来从数据信号中恢复时钟信息的需求。在一个示例中，根据常规集成电路间(I2C)协议或相机控制接口(CCI)协议来操作的两线串行总线可被适配成提供CCI扩展(CCIe)总线，它使用码元转变时钟转码。CCIe总线支持比I2C总线或CCI总线更高的比特率。

检错在采用转变编码的数据传递接口中可能是有问题的，因为信令状态差错与从数据传递接口解码的数据中的差错之间通常没有直接关联。数据比特与信令状态之间无关联性可以致使常规检错技术在被应用于转变编码接口时无效。

将期望在使用码元转变时钟转码来进行通信的各设备之间的传输中提供可靠的检错。

概览

根据本文公开的某些方面，可检测转变编码多线接口上的传输中的多个码元差错。在一个示例中，要在转变编码多线接口上传达的数据可被转换成转变数，并且转变数的各数位可被转换成码元序列以供在多条导线或连接器上传输。可使用基于可能码元转变的最大数目的数字系统来表达转变数。在一些实例中，可供用于对多个连接器上的数据传输进行编码的每码元状态总数是可供用于对多个连接器上的数据传输进行编码的每码元状态总数至少减1。

可使用检错常数(EDC)来检测码元差错，EDC可被配置成还包括数据字的多个比特中的预定数目的最低有效位。可基于可供用于对多条导线或连接器上的数据传输进行编码的每码元状态总数来确定或计算最低有效位的预定数目。影响码元序列中的一个或多个码元的码元差错可以使EDC的经解码版本具有与在发射机处追加到数据字的EDC的预定义值不同的值。

根据某些方面，一种传送设备可包括：耦合到多个连接器的通信收发机；配置成提供已追加EDC的数据字的检错逻辑；配置成将数据字转换成转变数以及从转变数生成码元序列的编码器；以及配置成在多个连接器上传送码元序列的发射机电路。EDC可具有预定义值和固定长度。在码元序列中的一个或多个码元在传输期间被修改时，EDC可被修改。

在一方面，可使用转变数的数位和在前码元来生成每一码元。时钟信息可被嵌入在码元序列中的连贯码元之间的转变中。

在一方面，EDC可被追加作为预定义数目的最低有效位，最低有效位的预定义数目是基于能供用于对多个连接器上的数据传输进行编码的每码元状态总数来确定的。可基于用来对数据字进行编码的码元总数来确定最低有效位的预定义数目。该多个连接器可包括数个(N个)单端连接器。该多个连接器可包括携带多级差分信号的N个连接器。在一个示例中，可供用于对数据传输进行编码的每码元状态总数是2^N-x，其中x至少是1。在另一示例中，可供用于对数据传输进行编码的每码元状态总数是N！-x，其中x至少是1。

在一方面，在每一转变处可用的状态总数可以是3。在第一示例中，EDC可包括8比特。在第二示例中，码元序列可包括17个或更多码元，且EDC可包括9比特。在第三示例中，在每一转变处可用的状态总数是5时，EDC可包括10比特。在第四示例中，在每一转变处可用的状态总数是5且码元序列包括8个或更多码元时，EDC可包括11比特。