[发明专利]多线码元转变时钟码元纠错

说明书

相关申请的交叉引用

本申请要求于2015年10月2日向美国专利商标局提交的美国临时申请No.62/236,522、于2015年9月10日向美国专利商标局提交的美国临时申请No.62/216,692、于2014年11月26日向美国专利商标局提交的美国临时申请No.62/084,998以及于2015年11月23日向美国专利商标局提交的美国非临时申请No.14/949,290的优先权和权益，它们的全部内容通过援引纳入于此。

背景

领域

本公开涉及实现数据通信接口上的高效操作，且更具体地涉及促进采用码元转变时钟转码的数据通信接口上的纠错。

背景技术

数据通信接口可以采用码元转变时钟转码来将时钟信息嵌入在编码将通过具有多条信号导线的接口传送的数据的码元序列中，从而消除对专用时钟信号线的需求。

在多信号数据传递(多线差分信令，诸如N阶乘(N！)低电压差分信令(LVDS))的某些示例中，可执行转码(例如，一种编码类型到另一编码类型的数字-数字数据转换)以便通过在每一码元循环引起码元转变而不是在单独的数据通道(差分传输路径)中发送时钟信息的方式来嵌入码元时钟信息。通过此类转码来嵌入时钟信息还可最小化时钟与数据信号之间的偏斜并消除用锁相环(PLL)来从数据信号中恢复时钟信息的需求。在一个示例中，根据常规集成电路间(I2C)协议或相机控制接口(CCI)协议来操作的两线串行总线可被适配成提供CCI扩展(CCIe)总线，它使用码元转变时钟转码。CCIe总线支持比I2C总线或CCI总线更高的比特率。

检错和纠错在采用转变编码的数据传递接口中可能是有问题的，因为信令状态差错与从数据传递接口解码的数据中的差错之间通常没有直接关联。数据比特与信令状态之间无关联性可以致使常规检错技术在被应用于转变编码接口时无效。

将期望在使用码元转变时钟转码来进行通信的各设备之间的传输中提供可靠的检错和纠错。

概述

本公开的各方面涉及一种改进能可靠地检测影响在多线转变编码接口上传送的两个或更多个码元的差错并能纠正编码单个数据字的每一码元序列的单码元差错的设备的功能性和操作效率的方法、计算机程序、以及装置。

根据某些方面，一种在接收机处纠正多线接口中的传输差错的方法包括：接收表示多个连接器的信令状态的码元序列；以及解码该码元序列。可通过将该码元序列转换成转变数并将转变数转换成接收到的多个比特来解码该码元序列。转变数的每一数位可表示在多个连接器上传送的两个连贯码元之间的转变。该纠正传输差错的方法可包括基于接收到的多个比特中的检错码(EDC)的值来确定该码元序列中是否存在码元差错。在确定该码元序列中存在码元差错时，可生成该码元序列的一个或多个置换，其中每一置换包括与该码元序列中的对应码元不同且与其他置换中的对应码元不同的一个码元。该一个或多个置换可被解码，并且在一个置换产生与预期EDC值相匹配的经解码EDC值时，该置换可被标识为经纠正码元序列。预期EDC值可对应于在多线接口上传送以使得能够在接收机处检测多达两个码元差错的EDC的预定义值。

根据某些方面，一种设备包括：用于接收表示多个连接器的信令状态的码元序列的装置；以及用于解码该码元序列的装置。用于解码该码元序列的装置可被配置成将码元序列转换成转变数(其中转变数的每一数位表示在多个连接器上传送的两个连贯码元之间的转变)以及将转变数转换成接收到的多个比特。该设备可包括：用于基于所接收到的多个比特中的EDC的值来确定该码元序列中是否存在码元差错的装置；以及用于在确定该码元序列中存在码元差错时纠正码元差错的装置。用于纠正码元差错的装置可被配置成：生成该码元序列的一个或多个置换，其中每一置换包括与该码元序列中的对应码元不同且与其它置换中的对应码元不同的一个码元；解码该一个或多个置换；以及在一置换产生与预期EDC值相匹配的经解码EDC值时将该置换标识为经纠正码元序列。预期EDC值可对应于在多线接口上传送以使得能够在接收机处检测多达两个码元差错的EDC的预定义值。