[发明专利]存储器访问单元

权利要求书

1.一种存储器访问单元，用于处理d维阵列的样本在m条数据总线中的任意一条与k*m个存储器之间的传送，其中m≥1，k≥2，所述存储器访问单元包括：

k个地址计算器，每个地址计算器被配置为接收总线地址，增加相应的偏移以生成样本总线地址，并且根据编址方案从所述样本总线地址生成d个维度中的每个维度中的相应地址以访问样本；以及

k个样本采集器，每个样本采集器可操作以生成关于所述k*m个存储器中的相应的一个存储器的存储器选择，从而在总线数据字中的预定位置与所述k*m个存储器中的一个相应的存储器之间传送所述样本，

其中每个样本采集器被配置为根据所述d个维度中的每个维度中的所述地址来计算相应的存储器选择，以使每个样本采集器选择所述k*m个存储器中的一个不同的存储器，从而允许所述样本采集器并发地访问所述k*m个存储器中的k个存储器。

2.根据权利要求1所述的存储器访问单元，进一步包括：

用于可改变地设置样本数据宽度和/或所述d个维度中的每个维度中的样本数量的寄存器组。

3.根据权利要求1或2所述的存储器访问单元，其中维度的数量d能设置为2或3。

4.根据权利要求1所述的存储器访问单元，其中每个样本采集器被配置为根据所述d个维度中的每个维度中的地址之和来计算相应的存储器选择。

5.根据权利要求1所述的存储器访问单元，其中每个地址计算器被配置为生成索引，其中每个样本采集器被配置为根据所述索引计算相应的存储器选择。

6.根据权利要求1所述的存储器访问单元，其中每个地址计算器被配置为根据线性增加的字地址、样本数据宽度、和每个维度中的样本数量来计算所述d个维度中的每个维度中的所述相应地址。

7.根据权利要求1所述的存储器访问单元，进一步包括：

联接到所述地址计算器和所述样本采集器的总线接口。

8.根据权利要求1所述的存储器访问单元，以硬件逻辑实现。

9.一种存储器控制器，包括：至少一个根据权利要求1所述的存储器访问单元。

10.根据权利要求9所述的存储器控制器，其中所述存储器控制器包括：用于处理样本在所述m条数据总线与所述k*m个存储器之间的传送的m个存储器访问单元。

11.一种存储器系统，包括：

根据权利要求9所述的存储器控制器；以及

操作地连接到相关m个存储器访问单元的多组k*m个存储器。

12.一种集成电路，包括：根据权利要求1所述的存储器访问单元。

13.根据权利要求12所述的集成电路，其中所述集成电路为微控制器。

14.一种机动车辆，包括：

包括根据权利要求1所述的存储器访问单元的计算设备。

15.一种处理d维阵列的样本在m条数据总线中的一条与k*m个存储器之间的传送的方法，其中m≥1，k≥2，所述方法包括：

对于k个样本中的每个样本：

接收总线地址并且增加相应的偏移以生成样本总线地址；

根据编址方案从样本总线地址生成d个维度中的每个维度中的相应地址以沿所述维度中的一个维度来访问样本；并且

生成关于k*m个存储器中的相应的一个存储器的存储器选择，从而在总线数据字中的预定位置与所述k*m个存储器中的一个相应的存储器之间传送所述样本，其中生成所述存储器选择包括根据所述d个维度中的每个维度中的地址来计算存储器选择，

从而允许并发地将k个样本写入所述k*m个存储器中的k个存储器或者从所述k*m个存储器中的k个存储器并发地读出k个样本。