[发明专利]用于嵌入式半导体芯片和功率转换器的硅封装

说明书

在所描述的示例中，封装晶体管器件(100)包括半导体芯片(101)，其包括具有分布在第一芯片侧和相对的第二芯片侧上的端子的晶体管；以及被配置为脊部(111)的低级硅(l‑g‑Si)的平板(110)，该脊部构成包括适于容纳芯片的凹陷中心区域的凹部，该脊部具有在第一平面中的第一表面，并且该凹陷中心区域具有在第二平面中的第二表面，该第二平面与第一平面间隔开至少等于芯片厚度的深度(112)，该脊部由器件端子(120、121)覆盖，该器件端子连接到附接有第一芯片侧的端子的中心区域中的附接焊盘，使得相对的第二芯片侧的端子(103)与平板脊部上的器件端子共面。

技术领域

本发明大体涉及半导体器件和工艺，并且更具体地涉及用于嵌入式半导体晶体管芯片和嵌入式功率转换器的低级硅封装的结构和晶圆规模制造方法。

背景技术

在大多数现今的半导体器件中，半导体芯片通常组装在基板诸如金属引线框或多级叠层上，并且包封在坚固材料诸如陶瓷或硬化塑料化合物的封装中。组装过程通常包括将芯片附接到基板焊盘或引线框焊盘的过程，以及使用接合线或焊球将芯片端子连接到基板引线的过程。

使用广泛不同的材料(诸如金属、陶瓷和塑料)会对相互的部件粘附造成挑战，并且对于长期的器件稳定性也是如此。示例是相邻部件的分层。对于塑料封装的半导体器件，广泛的研究一直致力于确定器件可靠性问题的纠正措施，该可靠性问题由于热膨胀系数的基于材料的不匹配的热机械应力而引起。由于应力作用引起的退化可以减轻，但不能消除。而且，塑料封装的器件中的电气特性与水分有关的退化已被很好地记录下来，但是已被控制到仅一定程度。已经进行了进一步的努力，以防止在操作温度偏移之后的器件中的金属连接中的疲劳和破裂的发生，但是只取得有限的成功。

供电电路的热门系列包括用于将直流电压转换为另一直流电压的功率开关器件。对于新兴的功率输送要求，合适的选择包括具有串联连接并由公共开关节点耦合在一起的两个功率MOS场效应晶体管(FET)的功率块；此类组件也称为半桥。当添加调节驱动器和控制器时，该组件被称为功率级，或者更常见地称为同步降压转换器。在同步降压转换器中，控制FET芯片(也称为高侧开关)连接在电源电压V_IN和LC输出滤波器之间，并且同步(同步)FET芯片(也称为低侧开关)连接在LC输出滤波器和接地电位之间。控制FET芯片和同步FET芯片的栅极连接到包括用于转换器的驱动器和控制器的电路系统的半导体芯片；该芯片也连接到接地电位。

对于现今的许多功率开关器件，功率MOSFET的芯片以及驱动器和控制器IC的芯片作为单独的部件水平并排地组装。每个芯片通常附接到金属引线框的矩形或正方形焊盘，并且焊盘被引线包围作为输出端子。在其他功率开关器件中，功率MOSFET芯片以及驱动器和控制器IC水平并排地组装在单个引线框上，其又在所有四个侧面上被用作器件输出端子的引线围绕。引线通常成形为没有悬臂延伸部，并且以方形扁平无引脚(QFN)或小外形无引脚(SON)器件的方式布置。从芯片到引线的电连接可以通过接合线来提供，其长度和电阻将明显的寄生电感引入到功率电路中。在一些最近推出的高级组装中，夹片(clip)代替许多连接线。这些夹片宽阔并且引入最小的寄生电感，但是比导线接合更昂贵，且需要更复杂的组装过程。每个组件通常封装在塑料包封中，并且封装的部件被用作于供电系统的板组装的分立构建块。

在其他最近引入的方案中，控制FET芯片和同步FET芯片作为堆叠被垂直地组装在彼此的顶部上，其中物理上较大面积的芯片(在那两个中)被附接到引线框焊盘，并且夹片提供到开关节点和堆叠顶部的连接。由于考虑了占空比和导通损耗，与物理尺寸无关，同步FET芯片需要比控制FET芯片的有效面积更大的有效面积。当同步芯片和控制芯片都被源极向下地组装起来时，较大的(在物理上和有效面积)同步芯片被组装到引线框焊盘上，并且较小的(在物理上和有效面积)控制芯片的源极连结到同步芯片的漏极，形成开关节点，并且其漏极连结到输入电源V_IN；夹片连接到两个芯片之间的开关节点。该焊盘处于接地电位，并用作可操作产生的热量的散热器；堆叠顶部的细长夹片被连结到输入电源V_IN。

发明内容