[发明专利]三重堆叠半导体封装

权利要求书

1.一种用于形成堆叠半导体封装的板的方法，其包括：

提供底部引线框板即底部LF板，所述底部LF板包括互连的向下设置的多个LF，所述互连的向下设置的多个LF中的每个包括至少第一管芯附接区域和多个端子；

将多个低压侧晶体管即多个LS晶体管附接到所述第一管芯附接区域；

将包括向下设置并互连的多个第一夹的第一夹板放置在所述底部LF板上；

将介电中介层即中介层附接在所述LS晶体管之上的所述多个第一夹中的每个上；

将多个高压侧晶体管即多个HS晶体管附接在所述中介层上；以及

使包括多个第二夹的第二夹板紧密配合以互连到所述HS晶体管，其包括使所述第二夹板、所述第一夹板和所述底部LF板紧密配合在一起。

2.根据权利要求1所述的方法，其中所述多个LF进一步包括第二管芯附接区域，并且进一步包括在所述紧密配合之后：将控制器管芯附接在所述第二管芯附接区域中的每个上；并且将所述控制器管芯的焊盘丝焊至所述多个端子中的一个。

3.根据权利要求1所述的方法，进一步包括使用模具材料成型并且然后锯切以形成多个所述堆叠半导体封装，其中在所述成型过程中所述LF和所述第一夹的弯曲为至少0.025mm。

4.根据权利要求1所述的方法，其中所述LF和所述第一夹向下设置到不同长度。

5.根据权利要求1所述的方法，其中所述底部LF板、所述第一夹板和所述第二夹板均在它们的轨道的至少一个中具有对准孔，并且其中所述紧密配合使用所述对准孔用于对准。

6.根据权利要求1所述的方法，其中所述底部LF板包括方形扁平无引脚即QFN或双边扁平无引脚即DFN。

7.根据权利要求1所述的方法，其中所述LS晶体管和所述HS晶体管均包括场效应晶体管即FET。

8.根据权利要求1所述的方法，其中所述第一夹板包括多个互连的第一夹。

9.根据权利要求8所述的方法，其中所述第二夹板包括多个互连的第二夹。

10.根据权利要求1所述的方法，其中所述第二夹板包括多个互连的第二夹。

11.一种用于形成堆叠半导体封装的方法，其包括：

提供底部引线框板即底部LF板，所述底部LF板包括互连的向下设置的多个LF，所述互连的向下设置的多个LF中的每个包括第一管芯附接区域、第二管芯附接区域和多个端子；

将多个低压侧晶体管即多个LS晶体管附接到所述第一管芯附接区域；

将包括向下设置并互连的多个第一夹的第一夹板紧密配合在所述底部LF板上；

将介电中介层附接在所述LS晶体管之上的所述多个第一夹中的每个上；

将多个高压侧晶体管即多个HS晶体管附接在所述中介层上；

使包括多个第二夹的第二夹板紧密配合以互连到所述HS晶体管，其包括使所述第二夹板、所述第一夹板和所述底部LF板紧密配合在一起；

在所述紧密配合第二夹板之后，将控制器管芯附接在所述第二管芯附接区域上；以及

将所述控制器管芯的焊盘丝焊至所述多个端子中的一个。

12.根据权利要求11所述的方法，进一步包括使用模具材料成型并且然后锯切以形成多个所述堆叠半导体封装，其中在所述成型过程中所述LF和所述第一夹的弯曲为至少0.025mm。

13.根据权利要求11所述的方法，其中所述第二夹板的所述第二夹不向下设置。

14.根据权利要求11所述的方法，其中所述LS晶体管和所述HS晶体管均包括场效应晶体管即FET。