[发明专利]半导体装置及其制造方法

说明书

在第一导电型的半导体基板(29)的正面侧设置有第一槽(21)和第二槽(25)，在第一槽(21)内填充有由导电体形成的栅电极(3)。在半导体基板(29)的正面侧，以与第一槽(21)接触的方式设置有第一杂质区(22)。在第一槽(21)与栅电极(3)之间设置有第一绝缘膜(24)，第一绝缘膜(24)具有厚度比与第一杂质区(22)接触的上半部厚的下半部(31)。第二绝缘膜(26)设置在第二槽(25)内。第一绝缘膜(24)的下半部(31)与第二绝缘膜(26)的下半部(33)连接。因此，能够以简单的制造工艺兼顾IGBT的dV/dt‑Rg权衡及Rg的导通控制性的改善与IE效果的提高。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

作为电力用半导体装置之一，有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。在IGBT中，有具有例如400V、600V、1200V、1700V、3300V或其以上的耐压的IGBT。IGBT有时用于例如变换器、逆变器等电力变换装置。

对于电力用半导体装置，在要求低损耗、高效率、高耐量的同时要求低噪声(EMC)。EMC依赖于电压的随时间变化(dV/dt)。例如在逆变器工作时，导通的二极管在低电流时的dV/dt最容易变大。因此，需要通过增大栅极电阻(Rg)减缓开关速度来将导通时的dV/dt减小到适当的值。可是，如果将导通时的dV/dt减小，则IGBT的导通损耗(Eon)会变大。因此，Eon-dV/dt权衡的改善以及基于Rg的导通时的dV/dt控制性的改善变得重要。

另一方面，为了降低IGBT的损耗，要求改善IGBT的导通电压Von与关断损耗Eoff之间的权衡关系(Von-Eoff权衡)。已知作为其改善方法而提高注入增强(InjectionEnhancement，IE)效果是有效的。例如公开有通过加厚沟槽底部的氧化膜来提高IE效果的结构(例如，参照非专利文献1)。

此外，通过增大栅极与源极之间的电容(栅极-源极间电容)Cgs，能够期待抑制振铃(ringing)的效果。可是，如果Cgs过于增大，则用于开关的栅极电流会增加。因此，优选能够根据应用来容易地调整Cgs。

在具有沟槽栅结构的IGBT中在相邻的沟槽间设置不产生沟道的浮置p层的结构被公开(例如，参照非专利文献2、3)。在具有浮置p层的沟槽栅型的IGBT中通过将相邻的沟槽间的产生沟道的台面部分进行微细化来提高IE效果的结构被公开(例如，参照非专利文献4)。

图9是示出现有的沟槽栅型IGBT的有源部的剖面图。有源部是负责电流驱动的部分。如图9所示，在n^-型半导体基板1的正面侧形成有沟槽型的MOS沟道。栅极氧化膜2和栅电极3设置在沟槽4内。在相邻的沟槽4与沟槽4之间的台面部5设置有产生沟道的p型层6。

在p型层6的表面区域设置有n⁺型层7。n^-型半导体基板1的正面侧由层间绝缘膜8覆盖。发射极9设置在层间绝缘膜8之上，介由接触孔与p型层6和n⁺型层7接触，并与p型层6和n⁺型层7电连接。

为了确保耐压，在n^-型半导体基板1的正面侧以夹着沟槽4的方式在台面部5的相反侧设置有不产生沟道的浮置p层10。在n^-型半导体基板1的背面侧设置有n⁺型场截止层11、p型集电极层12和集电极13。

图10是示出现有的提高了IE效果的沟槽栅型IGBT的有源部的剖面图。如图10所示，提高了IE效果的沟槽栅型IGBT与图9所示的现有的沟槽栅型IGBT相比，沟槽4的下半部的氧化膜14变得比上半部的栅极氧化膜2厚。由此，在台面部5的与漂移层浓度相同的区域流通的电流密度提高，因此IE效果提高。