[发明专利]从4D坐标计算4DZ曲线索引的机器级指令

说明书

技术领域

实施例大体涉及计算机处理器的领域。更具体地，涉及包括机器级指令以从4D坐标计算4D Z曲线索引的装置。

背景技术

Z序曲线是一类空间填充曲线，它是域为单位区间[0,1]的连续函数。Z排序（例如，Morton排序）可以对大的数据集提供明显的性能提高，在该大的数据集中多维局部性是重要的，其包括疏和密矩阵运算（尤其是矩阵乘法）、有限元分析、图像分析、地震分析、光线跟踪及其他。然而，从坐标计算Z序曲线索引可能是计算密集型的。

附图说明

可以从下列详细描述结合下列图获得对本实施例的更好理解，其中：

图1A-B图示对于8×8矩阵的示范性Z序映射；

图2A-B图示根据实施例对于硬件Z曲线索引实现的示范性多级逻辑；

图3示出根据实施例实现32位4D Z曲线索引指令的多级逻辑设置的框图；

图4示出根据实施例实现64位4D Z曲线索引指令的多级逻辑设置的框图；

图5是根据实施例从四个坐标计算4D Z曲线索引的指令的操作数和逻辑的框图；

图6是根据实施例执行指令以从四个坐标计算4D Z曲线索引的额外逻辑的框图；

图7是根据实施例用于处理4D Z曲线索引指令的流程图；

图8A-B是图示根据实施例的通用向量友好指令格式及其指令模板的框图；

图9A-D是图示根据实施例的示范性特定向量友好指令格式的框图；

图10是根据一个实施例的寄存器架构的框图；

图11A是图示示范性有序提取、解码、引退流水线和示范性寄存器重命名、无序发出/执行流水线两者的框图；

图11B是图示要包括在实施例中的有序提取、解码、引退核和示范性寄存器重命名、无序发出/执行架构核两者的示范性实施例的框图；

图12A-B图示示范性有序核架构的框图；

图13是根据实施例具有超过一个核、集成存储器控制器和集成图形的处理器的框图；

图14图示示范性计算系统的框图；

图15图示第二示范性计算系统的框图；

图16图示第三示范性计算系统的框图；

图17图示根据实施例的芯片上系统（SoC）的框图；以及

图18图示对比软件指令转换器的使用的框图，其将源指令集中的二进制指令转换成目标指令集中的二进制指令。

具体实施方式

在下列描述中，为了解释目的，阐述许多特定细节以便提供对下文描述的实施例的全面解释。然而，实施例可以在没有这些特定细节中的一些的情况下实践，这对于本领域内技术人员将是明显的。在其它实例中，以框图的形式示出众所周知的结构和设备以避免使实施例的基本原理难以理解。在一个实施例中，描述架构扩展，其扩展Intel架构（IA），但基本原理不限于任何特定ISA。

向量和SIMD指令综览

某些类型的应用通常需要对大量数据项执行相同操作（称为“数据并行性”）。单指令多数据（SIMD）指促使处理器对多个数据项执行操作的一类指令。SIMD技术尤其适合于处理器，其可以将寄存器中的位逻辑分成许多大小固定的数据元素，其中每个代表单独值。例如，256位寄存器中的位可以规定为要作为四个单独64位紧缩（packed）数据元素（四字（Q）大小数据元素）、八个单独32位紧缩数据元素（双字（D）大小数据元素）、十六个单独16位紧缩数据元素（字（W）大小数据元素）或三十二个单独8位数据元素（字节（B）大小数据元素）操作的源操作数。该类型的数据称为“紧缩”数据类型或“向量”数据类型，并且该数据类型的操作数称为紧缩数据操作数或向量操作数。也就是说，紧缩数据项或向量指紧缩数据元素序列，并且紧缩数据操作数或向量操作数是SIMD指令的源或目的地操作数（也称为紧缩数据指令或向量指令）。

SIMD技术（例如由Intel® Core™处理器采用的具有指令集的技术，该指令集包括x86、MMX™、流播SIMD扩展（SSE）、SSE2、SSE3、SSE4.1和SSE4.2指令）在应用性能方面实现明显提高。已发布额外SIMD扩展集（称为高级向量扩展（AVX）（AVX1和AVX2）并且使用向量扩展（VEX）编码方案）（参见，例如参见2014年9月的Intel^® 64和IA-32架构软件开发商手册；以及参见2014年9月的Intel^® Intel®架构指令集扩展编程参考）。