[发明专利]可配置的预处理阵列器

权利要求书

1.一种用于执行实时传感器数据流的预处理并降低整个系统的功耗的可配置预处理阵列，所述可配置预处理阵列包括：

用于处理实时传感器数据流的第一处理层中的多个第一处理单元，第一处理单元每个被配置为执行来自主处理器的一个或多个第一处理层指令；和

用于处理由第一处理层生成的输出数据的第二处理层中的多个第二处理单元，每个第二处理单元被配置为执行来自主处理器的一个或多个第二处理层指令；

其中所述第二处理单元中的第一处理单元包括向如下的一个或多个提供条件数据路由：存储器，对等第二处理单元和第三处理层中的处理单元，并且所述条件数据路由基于第一处理单元中的第一个的输出数据。

2.根据权利要求1所述的可配置预处理阵列，其中所述第一处理层还包括在所述第一处理单元之一的输出处的循环队列，其中所述第二处理单元中的一个直接从所述第一处理层通过循环队列提取输出数据。

3.根据权利要求1所述的可配置预处理阵列，还包括：

由第一处理层、第二处理层和第三处理层可访问的共享存储器，而不受来自主处理器的干扰。

4.根据权利要求1所述的可配置预处理阵列，其中所述第一处理单元之一包括地址生成器块，指令存储器，读和写仲裁块，用于存储所述一个或多个第一层处理指令的中间结果的工作寄存器，用于通信数据的特殊功能寄存器，数据路由和算术逻辑单元案例语句块。

5.根据权利要求1所述的可配置预处理阵列，其中所述第一处理单元中的至少一个被配置为：

响应于使能信号，执行在指令存储器中的指令的单次执行；和

在执行单次执行指令之后停止，直到触发另一个使能信号。

6.根据权利要求1所述的可配置预处理阵列，其中，所述第一处理单元中的至少一个包括异步逻辑，当所述一个或多个第一处理层执指令行完成时，所述异步逻辑门控异步逻辑的时钟。

7.根据权利要求1所述的可配置预处理阵列，其中所述一个或多个第二处理单元中的至少一个包括中断和地址生成器，用于在生成所述程序计数器的程序计数器的寄存器中存储中断、跳转和返回向量。

8.根据权利要求1所述的可配置预处理阵列，其中所述一个或多个第二处理单元中的至少一个包括具有程序计数器的中断和地址生成器，所述程序计数器可由所述第二处理单元的算术逻辑单元的输出编程。

9.根据权利要求1所述的可配置预处理阵列，其中所述一个或多个第一处理单元中的至少一个具有单个算术逻辑单元，所述一个或多个第二处理单元中的至少一个具有两个算术逻辑单元。

10.根据权利要求1所述的可配置预处理阵列，其中所述第二处理单元中的一个具有个用于同时处理两个数据流的两算术逻辑单元。

11.根据权利要求1所述的可配置预处理阵列，还包括：

所述第三处理层中的多个第三处理单元，用于处理由所述第二处理层生成的输出数据，所述第三处理单元被配置为执行来自所述主处理器的一个或多个第三处理层指令。

12.根据权利要求11所述的可配置预处理阵列，其中所述第三处理单元中的至少一个具有三个算术逻辑单元。

13.根据权利要求11所述的可配置预处理阵列，其中所述第三处理单元中的所述一个被配置为连接两个算术逻辑单元的输出。

14.根据权利要求1所述的可配置预处理阵列，其中所述多个第一处理单元中的每一个连接到相应的传感器接口。

15.根据权利要求14所述的可配置预处理阵列，其中所述相应的传感器是串行接口。