[发明专利]半导体器件及其制造方法

说明书

MISFET具有隔着栅极绝缘膜形成于半导体衬底上方的栅电极和以夹着栅电极的方式形成于半导体衬底内的源极区域及漏极区域。而且，在源极区域及漏极区域的表面形成第一硅化物层，在栅电极的表面形成有第二硅化物层。第一硅化物层及第二硅化物层由第一金属和硅构成，并含有与第一金属不同的第二金属。而且，第二硅化物层中的第二金属的浓度低于第一硅化物层中的第二金属的浓度。

技术领域

本发明涉及半导体器件及其制造方法，例如能够适合应用于具有非易失性存储器的半导体器件及其制造方法中的技术。

背景技术

作为具有电可写入可擦除的非易失性存储器的存储单元的半导体器件，广泛使用在MISFET的栅电极的下方具有被氧化膜包围的导电性的浮动栅电极或者被氧化膜夹着的电荷陷阱绝缘膜的存储单元。后者被称为MONOS(Metal Oxide Nitride OxideSemiconductor：金属-氧化物-氮化物-氧化物半导体)型，具有单栅极型单元和分栅型单元，用作微型计算机的非易失性存储器。

伴随着微型计算机的功耗降低化、高集成化，在逻辑部中使用具有金属栅电极及高介电常数膜(high-k膜)的晶体管。已知这种晶体管的形成方法采用的是所谓的后栅极(gate last)工艺，即，在使用由形成于基板上方的多晶硅膜构成的虚设栅电极来形成源极区域及漏极区域之后，将该虚设栅电极替换为金属栅电极。

在后栅极工艺中，在各种MISFET的源极区域上及漏极区域上形成了硅化物层之后，利用层间绝缘膜覆盖元件，然后将层间绝缘膜的上表面研磨从而使栅电极的上表面露出。因此，在由半导体膜形成的栅电极的上方形成硅化物层来获得构成存储单元的栅电极的情况下，需要在该研磨工序之后再次形成硅化物层。

在专利文献1(JP特开2014-154790号公报)中公开有，在混合安装存储单元、逻辑部的MISFET的情况下，形成MISFET的源极、漏极区域上的硅化物层，接着，在通过后栅极工艺形成了MISFET的金属栅电极之后，在存储单元的栅电极上形成硅化物层。另外，作为取代金属栅电极的技术，已知一种全硅化物栅电极。

在专利文献2(JP特开2007-335834号公报)中公开有，为了在具有全硅化物栅极的n型FET及p型FET设定恰当的阈值电压，n型FET在栅极绝缘膜上隔着铝层设置由镍含量比硅含量更多的镍硅化物形成的栅电极。而且，p型FET在栅极绝缘膜上设置由镍含量比硅含量更多的镍硅化物形成的栅电极。进一步地，在n型FET及p型FET的源极、漏极区域的表面设有硅化物层。

现有技术文献

专利文献

专利文献1：JP特开2014-154790号公报

专利文献2：JP特开2007-335834号公报

发明内容

在本申请发明人正在研究的具有非易失性存储器的半导体器件中，使用后栅极工艺来形成逻辑部的MISFET的栅电极。即，在存储单元及逻辑部的MISFET的源极、漏极区域上形成第一硅化物层，在形成了逻辑部的MISFET的金属栅电极之后，在存储单元的MISFET的栅电极上形成有第二硅化物层，第一硅化物层与第二硅化物层具有同样的组成。

本申请的课题在于，确保半导体器件的信赖性。另外，课题还在于提高半导体器件的性能。

其他的问题和新颖的特征可根据本说明书的描述及附图而变明朗。

根据一实施方式，MISFET具有隔着栅极绝缘膜形成于半导体衬底上方的栅电极和以夹着栅电极的方式形成于半导体衬底内的源极区域及漏极区域。在源极区域及漏极区域的表面形成有第一硅化物层，在栅电极的表面形成有第二硅化物层。第一硅化物层及第二硅化物层由第一金属和硅构成，并含有与第一金属不同的第二金属。而且，第二硅化物层中的第二金属的浓度低于第一硅化物层中的第二金属的浓度。

发明的效果