[发明专利]制成具有绝缘体上硅衬底的嵌入式存储器设备的方法

说明书

本发明公开了一种形成半导体设备的方法，所述方法以具有硅、在所述硅上的第一绝缘层和在所述第一绝缘层上的硅层的衬底开始。仅从第二衬底区域移除所述硅层和所述绝缘层。在所述衬底第一区域中的所述硅层上方和在所述第二衬底区域中的所述硅上方形成第二绝缘层。在所述第一衬底区域中形成第一多个沟槽，每个沟槽延伸穿过所有的层并且延伸到所述硅中。在所述第二衬底区域中形成第二多个沟槽，每个沟槽延伸穿过所述第二绝缘层并且延伸到所述硅中。在所述第一沟槽和所述第二沟槽中形成绝缘材料。在所述第一衬底区域中形成逻辑设备，并且在所述第二衬底区域中形成存储器单元。

技术领域

本发明涉及嵌入式非易失性存储器设备。

背景技术

形成在体硅半导体衬底上的非易失性存储器设备已为人熟知。例如，美国专利6,747310、7,868,375和7,927,994公开了形成在体半导体衬底上的具有四个栅极（浮栅、控制栅、选择栅和擦除栅）的存储器单元。源极区和漏极区形成为进入到衬底中的扩散注入区，从而将沟道区在衬底中限定在其间。浮栅设置在沟道区的第一部分上方并且控制该第一部分，选择栅设置在沟道区的第二部分上方并且控制该第二部分，控制栅设置在浮栅上方，并且擦除栅设置在源极区上方。对于这些类型的存储器设备而言，体衬底是理想的，因为进入到衬底中的深扩散可用于形成源极区和漏极区结。这三个专利出于所有目的被以引用方式并入本文。

绝缘体上硅(SOI)设备是微电子领域中熟知的。SOI设备与体硅衬底设备的不同之处在于，在衬底在硅表面下用嵌入式绝缘层对其分层（即，硅-绝缘体-硅），而不是纯硅。利用SOI设备，硅结形成于设置在电绝缘体上方的薄硅层中，该电绝缘体嵌入硅衬底中。绝缘体通常为二氧化硅（氧化物）。这种衬底配置减小了设备寄生电容，从而改善了性能。SOI衬底可通过SIMOX（通过使用氧离子束注入的氧注入来分离-参见美国专利5,888,297和5,061,642）、晶片结合（结合氧化的硅与第二衬底并且移除大部分的第二衬底-参见美国专利4,771,016），或引入晶种（直接在绝缘体上生长最上面的硅层-参见美国专利5,417,180）来制造。出于所有目的以引用方式将这四个专利并入本文。

已知将核心逻辑设备（例如高电压、输入/输出和/或模拟设备）在同一衬底上形成为非易失性存储器设备（即，通常称为嵌入式存储器设备）。随着设备几何形状不断缩小，这些核心逻辑设备可从SOI衬底的优点大大受益。然而，非易失性存储器设备不益于SOI衬底。需要结合形成在SOI衬底上的核心逻辑设备与形成在体衬底上的存储器设备的优点。

发明内容

一种形成半导体设备的方法，该方法包括提供衬底，所述衬底包括硅、直接在硅上方的第一绝缘层和直接在第一绝缘层上方的硅层。执行蚀刻工艺，以便从衬底的第二区域移除硅层和绝缘层，同时将第一绝缘层和硅层保持在衬底的第一区域中。在衬底的第一区域中的硅层上方和在衬底的第二区域中的硅上方形成第二绝缘层。在衬底的第一区域中形成第一多个沟槽，每个沟槽延伸穿过第二绝缘层、硅层和第一绝缘层，并且延伸到硅中。在衬底的第二区域中形成第二多个沟槽，每个沟槽延伸穿过第二绝缘层，并且延伸到硅中。在第一多个沟槽和第二多个沟槽中形成绝缘材料。逻辑设备处于衬底的第一区域中。形成逻辑设备中的每个包括在硅层中形成间隔开的源极区和漏极区，以及在硅层的一部分上方且在源极区和漏极区之间形成导电栅并且与硅层的一部分绝缘。通过如下方式在衬底的第二区域中形成存储器单元：在硅中形成间隔开的第二源极区和第二漏极区并且限定介于第二源极区和第二漏极区之间的沟道区，在沟道区的第一部分上方形成浮栅且与沟道区的第一部分绝缘，并且在沟道区的第二部分上方形成选择栅且与沟道区的第二部分绝缘。

通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1-图7、图8A、图9A和图11A为按顺序示出制造本发明的嵌入式存储器设备所进行的处理步骤的核心逻辑区域和存储器区域的侧视截面图。