[发明专利]对铁电集成电路进行低温钝化以增强极化性能

说明书

向铁电集成电路的表面施加对钝化层(60)的固化以增强铁电结构(55)的极化特性。在制作有源装置之后，向所述铁电集成电路的所述表面施加钝化层(60)，例如聚酰亚胺。通过暴露于低于铁电材料(62)的居里温度的高温度达例如大约十分钟的短持续时间来将所述钝化层(60)固化。可使用可变频率微波能量来实现此种固化。所述已固化钝化层(60)达成拉伸应力状态，且因此对所述下伏铁电材料(62)赋予压缩应力。可通过在固化过程之前将所述铁电材料(62)极化来进一步增强极化。

背景技术

本发明大体来说涉及集成电路制造，且更特定来说涉及在存储器装置(例如铁电存储器)中形成电容器。

最近开发的用于实现非易失性固态存储器装置的技术涉及对电容器进行构造，其中介电材料是可极化铁电材料，例如钛酸铅锆(PZT)或钽酸锶铋(SBT)，而非通常在非铁电电容器中所使用的二氧化硅或氮化硅。铁电材料的电荷-电压(Q-V)特性中的磁滞现象(基于其极化状态)使得能够在那些电容器中非易失性地存储二进制状态。相比之下，常规MOS电容器在装置被断电时会丢失其所存储的电荷。

基于铁电电容器的非易失性固态读/写随机存取存储器(RAM)装置(此类存储器装置通常被称为“铁电RAM”、“FeRAM”或“FRAM”装置)已实施于许多电子系统中，尤其是便携式电子装置及系统中。FRAM在可植入型医疗装置(例如起搏器及去纤颤器)中尤其具吸引力。已知包含铁电电容器的各种存储器单元架构，例如众所周知的1T1C(一个晶体管一个电容器)及2T2C(两个晶体管两个电容器)以及其它架构。铁电电容器也作为可编程模拟电容器而被实施于一些集成电路中。

图1a图解说明包含常规1T1C铁电随机存取存储器(FRAM)单元6的集成电路的一部分的实例的构造。在此实例中，单元6包含铁电电容器2及金属氧化物半导体(MOS)晶体管5，其中电容器2的一个板连接到晶体管5的源极/漏极路径的一端。电容器2及晶体管5两者均安置在半导体衬底的半导电表面处或附近。或者，电容器2及晶体管5可代替地形成于上覆于绝缘体层上的半导体层的表面处，例如通过常规绝缘体上硅(SOI)技术。在图1a的实例中，n沟道MOS晶体管5包含位于p型衬底10(或形成到衬底10中的p型“阱”)的表面处的n型源极/漏极区域14，其中栅极电极16上覆于源极/漏极区域14之间的沟道区域上且通过栅极电介质17与所述沟道区域分开。隔离介电结构15以对于MOS集成电路来说常规的方式安置在衬底10的表面处或附近，以将各晶体管彼此隔离。层间电介质13安置在晶体管5上方，其中导电插塞18安置在穿过层间电介质13的接触开口中，以在晶体管5的源极/漏极区域14中的一者与铁电电容器2的下部板20a之间提供导电连接。栅极电极16对应于单元6的字线，而源极/漏极区域14中的一者(不与导电插塞18接触)对应于单元6驻存于其中的列的位线。

在图1a的实例中，铁电电容器2由其间安置有铁电材料22的导电板20a、20b的铁电“夹层”堆叠形成。下部导电板20a形成在上覆于导电插塞18上的位置处，以通过所述导电插塞18与晶体管5的下伏源极/漏极区域14进行电接触。上部导电板20b在单元6的操作期间将接收板线电压，如下文所描述。下部导电板20a及上部板20b是由一或多层的导电金属、金属氧化物及其它材料而形成。在下部导电板20a的典型构造中，扩散势垒层的堆叠与导电插塞18接触，且一层贵金属(例如，Ru、Pt、Ir、Rh、Pt、Pd、Au)层或金属氧化物(例如，RuOx、IrOx、PdOx、SrRuO₃)上覆于势垒层上且与铁电材料22接触。出于对称性、使制造流程简单并改进铁电极化性能的目的，通常使导电板20a、20b由彼此相同的导电材料形成。如上文所提及，电容器2中的铁电材料22通常是钛酸铅锆(PZT)或钽酸锶铋(SBT)，其中的任一者均可通过金属有机化学气相沉积来进行沉积。出于电性能(例如，极化)的目的且为与在现代集成电路中所使用的深亚微米特征相一致，期望使铁电材料22尽可能地薄。