[发明专利]宽带低功率放大器

说明书

相关申请

本申请要求于2014年7月18提交的美国专利申请序列号14/335,421的权益，其通过引用整体纳入于此。

技术领域

本申请涉及放大器，尤其涉及宽带低功率放大器。

背景

现代微处理器在宽位字上操作。例如，对于一些微处理器而言处理64位字是常规的。随着处理器时钟速率增大得越来越高，在宽位总线上路由此类相对较宽位字变得有问题。在高传输速率下，关于在宽位总线中的单独迹线上的传播的不可避免的偏斜可能导致不可接受的误比特率。此外，此类总线需求大量功率且设计起来是昂贵的。

为了在没有与高速宽位总线相关联的偏斜和失真问题的情况下实现数据字的高速传输，已经开发了串行器-解串行器(SERDES)系统。SERDES发射机将数据字串行化到高速串行数据流中。SERDES接收机接收高速串行数据流并且将其解串行化回到并行数据字中。串行传输通常是差分的并且包括嵌入式时钟。由此减轻了与高速宽位数据总线相关联的偏斜和失真问题。

尽管SERDES系统实现了甚高速数据传输(诸如10吉比特每秒或者甚至更高的速率)，但是发射机与接收机之间的差分串行数据信道的传输特性在跨对应的5Ghz的奈奎斯特带宽上是非线性的。相反，该信道具有减小数据带宽的较高频率部分的振幅的频率相关响应。为了抵消结果得到的失真，SERDES接收机包括跨频谱是非线性的、但是取而代之增强所接收到的数据频谱的较高频带的放大器。

为了提供如图1中所示的这一取决于频率的放大，常规的SERDES接收机放大器可包括驱动第二级跨阻放大器级110的第一级跨导放大器级105。在第一级105内，一对差分晶体管M1和M2由电流源I₁和I₂来偏置。这些电流源结合地创建一偏置电流，该偏置电流响应于从分别驱动晶体管M1和M2的栅极的输入电压IN和INX形成的差分输入电压而在晶体管M1与M2之间被引导。由晶体管M1和M2传导的电流中结果得到的差值在它们的漏极处产生电压差，这些漏极是通过负载电阻R_L耦合至电源的。第二级110中的跨阻放大器115将跨晶体管的漏极的差分电压放大到从输出电压OUT和OUTX形成的差分输出电压中。第二级110包括由一对差分晶体管M3和M4形成的负反馈环路，该对差分晶体管M3和M4由电流源I₃来偏置。例如，假设晶体管M3的漏极电压VM3比晶体管M4的漏极电压VM4高。跨阻放大器115将随后摆动比输出电压OUT更高的输出电压OUTX。如果漏极电压中的这一变化是相对较低的频率，则输出电压OUTX的高值将穿过低通滤波器(LPF)以导通晶体管M4。晶体管M4随后将使它的漏极电压VM4放电，这减小了漏极电压VM3和VM4之间的差值。相反，如果漏极电压中的该变化是相对较高的频率，则漏极电压VM3将保持比漏极电压VM4更高。通过低通滤波器以及该对差分晶体管M3和M4的负反馈由此减小了较低频率处的第二级放大器110的增益。但是，该增益的减小要求漏极电压VM3和VM4的放电，并且由此增大功耗。此外，将两级用于放大需求大量的管芯面积。

相应地，在本领域中需要在宽带带宽上提供高频增强，而同时具有更大的密度和降低的功率需求的改进的放大器。

概述

提供了具有一对差分晶体管的放大器，该对差分晶体管由跨其栅极的差分输入电压驱动以产生跨该对差分晶体管的一对输出端子的差分输出电压。第一负载电阻器以及第一跨导体耦合至第一输出端子。类似地，第二负载电阻器以及第二跨导体耦合至剩余的第二输出端子。放大器还包括将差分输出电压滤波以产生经滤波的差分电压的高通滤波器。

在经滤波的差分电压为零时，诸跨导体被偏置以各自驱动偏置电流通过对应的差分晶体管对。因为每个跨导体将随后传导相同的偏置电流，所以由偏置电流之间的差值定义的差分偏置电流将等于零。随着经滤波的差分电压从零增大，差分偏置电流从零增大。放大器的带宽和高频增益随后相应地通过跨导体从该正反馈增大。相反，增大带宽和增益的常规解决方案是简单地用减小电阻的负载电阻器来替换负载电阻器，但是这种增大造成跨所有频率通过负载电阻器的增大的电流损耗。本文中所公开的放大器在较高的频率处获得该增大的增益以及增大的宽度，但是节省功率，因为负载电阻器可相应地保留相对较高的电阻以减小功耗。可通过以下详细描述更好地领会这些以及其他有利特征。

附图简述

图1是现有技术放大器的示意图。

图2是根据本公开的实施例的放大器的示意图。