[发明专利]高速芯片间通信用多电平驱动电路

权利要求书

1.一种信号发生器，其特征在于，所述信号发生器包括：

具有一延迟输入和多个输出节拍的数字延迟电路，该多个输出节拍至少包括一主节拍和一延迟节拍；

并行设置的多个驱动器分片，每个驱动器分片具有一数字驱动器输入和一分片输出，每个驱动器分片运作为产生一信号，所述信号的信号电平由所述数字驱动器输入决定，其中，每个驱动器分片包括：

多个具有第一端和第二端的电阻性元件，每个所述电阻性元件的第一端连接于所述分片输出；以及

对于每个所述电阻性元件，还具有与该电阻性元件的第二端连接的电压切换电路，该电压切换电路设置为将所述电阻性元件的第二端选择性地连接至由至少两个恒电压节点组成的一组恒电压节点中的相应恒电压节点，所述电压切换电路由所述数字驱动器输入控制；

连接至所述分片输出的一公共输出节点；以及

对于每个所述驱动器分片，还具有一预驱动器切换电路，该预驱动器切换电路运作为将相应驱动器分片的数字输入选择性地连接至一组驱动器输入源中的一个驱动器输入源，所述一组驱动器输入源至少包括所述主节拍和所述延迟节拍。

2.如权利要求1所述的信号发生器，其特征在于，还包括与每个所述驱动器分片相连的禁用电路，通过对所述驱动器分片的选择性禁用对所述信号发生器的输出阻抗进行调节。

3.如权利要求1所述的信号发生器，其特征在于，所述一组驱动器输入源还包括一静态输入，且每个所述驱动器分片运作为当连接至所述静态输入时产生一静态信号。

4.如权利要求1所述的信号发生器，其特征在于，每个所述驱动器分片均具有与所述数字驱动器输入无关的输出阻抗。

5.如权利要求1所述的信号发生器，其特征在于，所述数字延迟电路还包括一提前节拍，其中，所述一组驱动器输入源包括所述提前节拍，且所述主节拍相对于所述提前节拍延迟一个发送间隔。

6.如权利要求1所述的信号发生器，其特征在于，还包括所述延迟节拍和所述驱动器分片之间的数字逆变电路。

7.如权利要求1所述的信号发生器，其特征在于，每个所述驱动器分片还包括数字逆变电路，所述数字逆变电路运作为当所述驱动器分片的数字输入连接至所述延迟节拍时，将所述数字驱动器输入反转。

8.如权利要求1所述的信号发生器，其特征在于，所述数字延迟电路包括一先进先出缓冲器。

9.一种信号发生器的操作方法，其特征在于，所述方法包括：

从输入符号值流中获取主符号值流；

从所述输入符号值流中获取延迟符号值流；

将所述主符号值流以及所述延迟符号值流提供于多个驱动器分片，并且对于所述多个驱动器分片中的每个相应驱动器分片：

将与该驱动器分片连接的相应电阻性元件选择性地连接至选自一组恒电压节点的相应恒电压节点，该恒电压节点的选择基于数字驱动器输入；以及

通过与该驱动器分片相关联的相应预驱动器切换电路，将该驱动器分片的所述数字驱动器输入选择性地连接至一组驱动器输入源中的一个驱动器输入源，所述一组驱动器输入源至少包括所述主符号值流以及所述延迟符号值流。

10.如权利要求9所述的方法，其特征在于，基于连接至所述信号发生器的传输信道的信道特性，对每个相应驱动器分片的所述数字驱动器输入进行选择性连接。

11.如权利要求9所述的方法，其特征在于，所述多个驱动器分片还包括一定数目个无效驱动器分片，该无效驱动器分片的数目选择为实现所述信号发生器的输出阻抗的调节。

12.如权利要求9所述的方法，其特征在于，所述多个驱动器分片还包括一定数目个静态驱动器分片，该静态驱动器分片的数目选择为实现所述信号发生器的静态输出信号的调节。