[发明专利]DRAM设备、用于在DRAM设备中终结的方法、用于输入/输出终结的设备有效
| 申请号： | 201580033746.5 | 申请日： | 2015-06-26 |
| 公开（公告）号： | CN106663458B | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | K·贝恩斯;N·伯恩 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C7/10 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 系统 管芯 终结 选择性 控制 | ||
1.一种动态随机存取存储器DRAM设备，包括：
输入/输出接口硬件，用于接收存储器存取命令，所述存储器存取命令随后是CAS-2命令；
管芯上终结ODT电路，用于选择性地将终结应用于数据信号线；以及
寄存器，用于存储ODT设置，所述ODT设置用于指示非目标终结的终结阻抗；
其中，所述DRAM用于：响应于接收到非目标CAS-2命令来将所述非目标终结的终结阻抗应用于所述数据信号线。
2.如权利要求1所述的DRAM设备，其中所述存储器存取命令包括读命令。
3.如权利要求2所述的DRAM设备，其中所述存储器存取命令包括读-1命令。
4.如权利要求1所述的DRAM设备，其中所述存储器存取命令包括写命令。
5.如权利要求4所述的DRAM设备，其中所述存储器存取命令包括写-1命令。
6.如权利要求1所述的DRAM设备，其中所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令。
7.如权利要求6所述的DRAM设备，其中，片选CS信号在所述存储器存取命令的第一周期上被断言，并且其中，所述CS信号在所述非目标CAS-2命令的第一周期上不被断言。
8.如权利要求1所述的DRAM设备，其中，所述寄存器包括用于控制所述非目标终结的终结阻抗的模式寄存器。
9.如权利要求8所述的DRAM设备，其中，所述输入/输出接口硬件用于接收模式寄存器设置MRS命令来设置用于存储ODT设置的寄存器中的所述ODT设置。
10.如权利要求9所述的DRAM设备，其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令之后接收所述MRS命令以改变用于后续存储器存取的ODT设置。
11.如权利要求1所述的DRAM设备，其中，所述DRAM设备包括多列系统的DRAM设备，其中，所述DRAM设备用于：如果所述DRAM设备是非目标列的部分，则接收非目标CAS-2命令。
12.如权利要求1所述的DRAM设备，其中，所述DRAM设备包括兼容双数据速率第四版LPDDR4标准的设备。
13.如权利要求1所述的DRAM设备，其中，所述DRAM用于：基于所述非目标CAS-2命令而不是基于ODT控制引脚的状态来选择性地应用所述ODT设置。
14.一种用于在动态随机存取存储器DRAM设备中终结的方法，所述方法包括：
接收存储器存取命令，所述存储器存取命令随后是CAS-2命令；
从寄存器确定管芯上终结ODT设置，所述ODT设置指示非目标终结的终结阻抗；以及
响应于接收到非目标CAS-2命令，利用ODT电路选择性地将所述非目标终结的终结阻抗应用于数据信号线。
15.如权利要求14所述的方法，其中所述存储器存取命令包括读命令。
16.如权利要求14所述的方法，其中所述存储器存取命令包括写命令。
17.如权利要求14所述的方法，其中，所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令，其中，片选CS信号在所述存储器存取命令的第一周期上被断言，并且其中所述CS信号在所述非目标CAS-2命令的第一周期上不被断言。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201580033746.5/1.html，转载请声明来源钻瓜专利网。
