[发明专利]用于为高速串行化器/解串器生成准确时钟相位信号的电路有效
| 申请号： | 201580020616.8 | 申请日： | 2015-03-11 |
| 公开（公告）号： | CN106464260B | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | K·阿卡迪亚;Z·陈 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 袁逸 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 高速 串行 解串器 生成 准确 时钟 相位 信号 电路 | ||
【说明书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201580020616.8/2.html，转载请声明来源钻瓜专利网。
- 上一篇：减少晶体振荡器启动时间
- 下一篇：输电网络
