[发明专利]半导体装置

说明书

根据本发明的一种半导体装置包括：多个主控器(100)；存储器控制器(400a)；总线，其连接所述多个主控器(100)和所述存储器控制器(400a)；QoS信息寄存器(610)，其存储所述多个主控器(100)的QoS信息；权限授权数目控制器(602)，其基于所述存储器控制器(400a)的缓冲器(401)的空间信息来计算可授权访问权限的数目；权限授权选择控制器(603a)，其选择将基于所述QoS信息寄存器(610)的所述QoS信息和来自所述权限授权数目控制器(602)的所述可授权权限的数目来选择将被授予访问权限的主控器(100)；以及请求发布控制器(201a)，其不传送还未被授予来自所述权限授权选择控制器的访问权限的所述主控器(100)的请求。

技术领域

本发明涉及一种半导体装置，更具体地，涉及一种多个电路块经由总线连接的半导体装置。

背景技术

在半导体装置中，已经提出了多个总线主控器连接到公共总线的大量的总线系统。在这些总线系统中，需要仲裁从多个总线主控器发送到公共总线的请求。专利文献1和2公开了与执行仲裁相关的技术的示例。

专利文献1公开了以下的技术：当有来自被指定为优先级主控器的主控器的请求并且在当前时隙和后续时隙中存在为优先级主控器赋予最高优先级的时隙时，互换时隙，以减少优先级主控器的延迟。

另外，专利文献2公开了以下技术：在由经由互连件连接的多个主控器和多个从控器构成的电路中，通过在物理网络中发布请求之前在虚拟网络上的节点之间发送令牌信号，执行总线仲裁。

引用列表

专利文献

[专利文献1]日本未审专利申请公开No.2005-258867

[专利文献2]国际专利公开No.WO 2012/049485

发明内容

技术问题

在专利文献1中公开的技术中，在不考虑到存储器控制器的缓冲器的可用状态的情况下，按照已经针对各时隙配置的优先级主控器信息来仲裁来自主控器的请求，这样造成总线上的请求停滞。因此，由于存在具有低优先级的先前请求，导致具有高优先级的后续请求不可流动，这样造成了具有高优先级的请求的延迟劣化的问题。另外，为了避免这个问题，需要设置居间缓冲器，使得后续请求可取代先前请求，这样造成电路尺寸增加。

另外，在专利文献2中公开的技术中，在使用响应于请求发布的令牌执行仲裁之后，在物理网络中发布请求，这样造成了电路延迟增加的问题。另外，在多个互连层中，针对各层执行仲裁，这样需要用大量的缓冲器存储各层中提供的请求。

根据对说明书和附图的描述，将清楚现有技术和本发明的新颖特征的其他问题。

问题的解决方案

根据一个实施例，一种半导体装置基于存储器控制器的缓冲器的空间信息来计算可授权访问权限的数目，基于多个主控器的服务质量(QoS)信息和可授权权限的数目来选择将被授予访问权限的主控器，并且不传递来自还未被授予访问权限的主控器的请求。

本发明的有利效果

根据实施例，可以提供能够防止总线上的请求停滞，改善延迟并且减小电路尺寸的半导体装置。

附图说明

图1是根据第一实施例的半导体装置的配置图；

图2是示出根据第一实施例的存储器控制器的关于访问权限的处理的一个示例的流程图；

图3是示出根据第一实施例的中央总线控制器的关于访问权限的处理的一个示例的流程图；

图4是示出根据第一实施例的子总线控制器的关于访问权限的处理的一个示例的流程图；