[实用新型]一种NAND Flash的数据处理装置

说明书

技术领域

本实用新型实施例涉及数据存储技术，尤其涉及一种NANDFlash的数据处理装置。

背景技术

与非型非挥发闪存(NANDFlash)在每次编程之前和读取之后都需要将数据存储到缓存里。NANDFlash中存在坏列替换机制，即当有的列存在缺陷时，需要用冗余列替换，图1为现有技术中NANDFlash存储列示意图，如图1所示，当存储列组A中存在坏列时，将需要存储到组A的数据存储到替换组A’，导致外部访问的逻辑地址和内部的实际物理地址不能完全顺序对应。所以在读取或写入缓存数据时，必须去寻找外部访问的逻辑地址对应的实际物理地址。

但是寻找的过程非常耗时，尤其是在当下接口速度已达到400MB/S，要想在短短的时间内寻找完毕，对电路设计者和工艺的要求很高。

实用新型内容

本实用新型提供了一种NANDFlash的数据处理装置，以简化在读取或写入缓存数据时寻找外部访问的逻辑地址对应的实际物理地址的过程，减少耗时。

第一方面，本实用新型实施例提供了一种NANDFlash的数据处理装置，所述装置包括存储列组、隔离寄存器和控制寄存器，其中；

每一存储列组对应的隔离寄存器的输出端，与该存储列组对应的控制寄存器的第一控制端连接，每一个控制寄存器的输出端与下一个控制寄存器的输入端连接；

所述隔离寄存器用于记录存储列组的好坏状态，并将所述好坏状态传输到所述控制寄存器；

所述控制寄存器的输入端用于获取控制脉冲，第二控制端用于获取控制寄存器的选通信号，若所述隔离寄存器中记录待处理的目标存储列组为坏组，对数据总线和所述目标存储列组的下一存储列组执行数据处理操作。

本实用新型实施例通过隔离寄存器记录存储列组的好坏状态，并将存储列组的好坏状态传输给控制寄存器，在数据处理时，若所述隔离寄存器中记录待处理的目标存储列组为坏组，则控制寄存器对数据总线和所述目标存储列组的下一存储列组执行数据处理操作，简化了在读取或写入缓存数据时寻找外部访问的逻辑地址对应的实际物理地址的过程，减少耗时。

附图说明

图1为现有技术中NANDFlash存储列示意图；

图2是本实用新型实施例所提供的NANDFlash的数据装置执行的数据处理方法的流程图；

图3是本实用新型实施例中的NANDFlash存储列示意图；

图4是本实用新型实施例中的所提供的NANDFlash的数据装置执行的数据处理方法的流程图；

图5是本实用新型实施例中的一种NANDFlash的数据处理装置的结构图；

图6是本实用新型实施例中的控制寄存器的结构图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图2是本实用新型实施例所提供的NANDFlash的数据装置执行的数据处理方法的流程图，本实施例可适用于对缓存数据进行处理时NANDFlash存在坏列的情况，如图2所示，所述方法具体可以包括如下步骤：

步骤110、隔离寄存器记录存储列组的好坏状态。

具体的，每个存储列组对应一个隔离寄存器，所述隔离寄存器的值在进行存储列测试时写入，用于记录存储列组的好坏状态，其中存储列组可能是好组，也可能是坏组。一个存储列组由多个存储列组成，例如，可以由8个、16个或32个存储列组成，只要存储列组中存在一个存储列为坏的，则该组存储列记录为坏组。

步骤120、若所述隔离寄存器中记录待处理的目标存储列组为坏组，则控制寄存器对数据总线和所述目标存储列组的下一存储列组执行数据处理操作。

具体的，在数据写入过程中，如果目标存储列组为坏组，则控制寄存器将数据总线上的数据写入所述目标存储列组的下一存储列组中；在数据读取过程中，如果目标存储列组为坏组，则控制寄存器控制所述数据总线从所述目标存储列组的下一存储列组读取数据。