[实用新型]一种基于FPGA的串行视频信号的时钟恢复装置有效
| 申请号： | 201520998736.2 | 申请日： | 2015-12-03 |
| 公开（公告）号： | CN205212949U | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 刘兴华;周潮义 | 申请（专利权）人： | 大连科迪视频技术有限公司 |
| 主分类号： | H04N5/268 | 分类号： | H04N5/268;H04N5/14 |
| 代理公司： | 大连东方专利代理有限责任公司 21212 | 代理人： | 杨威;李洪福 |
| 地址： | 116023 辽宁省*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 串行 视频信号 时钟 恢复 装置 | ||
1.一种基于FPGA的串行视频信号时钟恢复装置，其特征在于：
包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行 数据输出驱动单元；
所述输入信号处理单元，用以对接收串行数字视频信号进行均衡和数据恢 复处理，并转换成并行数字视频信号后发送至视频数据存储单元；
所述视频数据存储单元连接所述输入信号处理单元，用以按照预定义的视 频帧帧数为单位逐帧存储所述并行数字视频信号；
所述视频图像处理单元连接所述视频数据存储单元，用以读取所述视频数 据存储单元存储的并行数字视频信号，并对所述并行数字视频信号的帧率转化；
所述串行数据输出驱动单元连接所述视频图像处理单元，用以将并行数字 视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。
2.根据权利要求1所述的基于FPGA的串行视频信号时钟恢复装置，其特 征在于：
所述输入信号处理单元包括FPGA芯片的serdes处理模块。
3.根据权利要求1所述的基于FPGA的串行视频信号时钟恢复装置，其特 征在于：
所述视频数据存储单元包括通过FPGA芯片的DDR模块控制接口连接的 DDR存储芯片。
4.根据权利要求1所述的基于FPGA的串行视频信号时钟恢复装置，其特 征在于：
所述串行数据输出驱动单元包括FPGA芯片的serdes处理模块。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大连科迪视频技术有限公司，未经大连科迪视频技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201520998736.2/1.html，转载请声明来源钻瓜专利网。
