[实用新型]一种可见光通信的快速信号恢复电路有效
| 申请号: | 201520981637.3 | 申请日: | 2015-12-02 |
| 公开(公告)号: | CN205179051U | 公开(公告)日: | 2016-04-20 |
| 发明(设计)人: | 胡鹏飞;沈力;杨霏;刘丽萍;宋茂江;韩锋 | 申请(专利权)人: | 贵州省计量测试院 |
| 主分类号: | H04B10/116 | 分类号: | H04B10/116 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 550001 贵州*** | 国省代码: | 贵州;52 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 可见 光通信 快速 信号 恢复 电路 | ||
技术领域
本发明属于可见光通信领域,提供了一种适用于数据在可见光通信信道中传输的数字电路,整个数字电路用一片可编程门阵列芯片来完成,用于可见光通信信号的快速恢复。
背景技术
可见光通信系统中,LED发射机发出的光信号,经过自由空间的传输后因多种原因引起的信号畸变,如LED发射机引入的非线性噪声、传输信道的频率衰落、接收端引入的相位噪声、采样时钟带来的频率偏移等。与此对应,在接收端必须延伸出一系列的信号恢复算法,针对传输中带来的各种损耗分别进行补偿与纠错,进而对原始发射信号的恢复与重构,这是实现可见光精确通信的必要步骤。
同时,若可见光通信工作在较低频阶段,LED灯会闪烁,在解决上述问题的基础上,还有必要抑制LED的低频闪烁问题。
实用新型内容
本实用新型的目的在于克服上述不足而提供一种可见光通信的快速信号恢复电路。
为了实现上述目的,本实用新型的技术方案如下。
一种可见光通信的快速信号恢复电路,由RS232串口、RS232接收FIFO、8bit-9bit数据预处理单元、异步比特信号同步电路、8B/10B编码电路、PLL时钟分频电路、并行转串行输出电路、发送器、接收器、位数据及时钟恢复电路、帧同步电路、8B/10B解码电路、RS纠错电路、异步比特信号同步电路、RS232发送FIFO组成,RS232接收FIFO输出端连接在8bit-9bit数据预处理单元输入端上,8B/10B编码电路与帧同步电路输出端相连接,RS纠错电路与8B/10B解码电路输出端相连接,并行转串行输出电路设置在帧同步电路和位数据及时钟恢复电路之间,位数据及时钟恢复电路输入端连接有接收器。
外接晶振经过FPGA内的PLL分频后形成三路时钟,分别为C0、C1及C2;C0的分频数根据串口的波特率来确定,C1为外接晶振的2分频时钟,C2为C0的32倍频时钟,相位上与C0对齐。待传输的数据D1经过RS232串口的Rx脚寄存在接收FIFO中,RS232接收FIFO的时钟与串口的接收时钟相连。同时,串口字节接收完成信号P1经过异步比特信号同步电路,转换成数据预处理单元的最高位P2。接收FIFO中的字节数据与异步比特信号同步电路中的同步信号输入数据预处理单元形成9位的数据,共同作为8B/10B编码电路的输入,数据预处理单元为组合逻辑。在异步比特信号同步电路的输出为一个时钟周期下的高脉冲时,8B/10B编码电路对RS232串口的数据进行编码,得到直流均衡码,反之,8B/10B编码电路输出空闲码,但仍保持直流均衡的功能。8B/10B编码电路输出的10位均衡码经过并行转串行输出电路,将10位均衡码经过发送器发送至可见光通信物理端,串行线由FPGA的IO口提供,提供同相及反相输出端。。
所述的异步比特信号同步电路由寄存器、非门、与门、或门组成。寄存器、非门、与门、或门依次采用电连接。RST1及RST2分别为CLK1和CLK2的复位端,CLK1时钟下的输入信号Signal_I,在CLK1下检测为高有效后,输出一直为高,CLK2时钟可以采集到输入信号有效后才进行复位,经过图示电路后得到CLK2时钟下的有效高脉冲信号Signal_O。适用于任意两种时钟区域的位同步信号提取。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于贵州省计量测试院,未经贵州省计量测试院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520981637.3/2.html,转载请声明来源钻瓜专利网。





