[实用新型]一种基于可编程逻辑芯片的复位系统

说明书

技术领域

本实用新型涉及一种基于可编程逻辑芯片的复位系统。

背景技术

复位电路是电力智能装置必备的基本电路。一般在三种状态下需要对装置进行复位：上电复位、死机状态下复位及人工按键复位。现有的电力智能装置的复位方法一般是通过复位芯片对CPU的运行进行监视，CPU通过I/O口对复位芯片喂狗，复位按键的输出信号接到复位芯片的手动复位引脚上。

这种模式有以下缺陷：

1、现有的复位芯片的“看门狗”时间一般是1.6秒(即1.6秒内未对复位芯片“喂狗”则复位芯片复位CPU)，而在一些复杂的电力智能装置中，CPU程序启动时间可能到几秒、十几秒甚至几十秒，而CPU程序运行前是不可能对复位芯片“喂狗”的。显然，现有的设计无法满足要求；

2、由于复位芯片的手动复位脚比较敏感，若复位按键受到干扰或误碰，极易导致复位芯片“误复位”，从而导致CPU程序重新启动，若这时电力智能装置在执行出口、闭锁等关键任务，将产生灾难性后果；

3、只能对CPU的运行进行监视，而在电力智能装置中，可编程逻辑芯片在系统中起到的作用越来越重要(如模拟量采集、执行出口动作等)，应该增加对可编程逻辑芯片运行状态的监视。

实用新型内容

本实用新型为了解决上述问题，提出了一种基于可编程逻辑芯片的复位系统，本系统利用可编程逻辑芯片可灵活编程的特点，将可编程逻辑芯片引入复位电路设计中，具有适应面广、可靠性高、监视全面的特点。

为了实现上述目的，本实用新型采用如下技术方案：

一种基于可编程逻辑芯片的复位系统，包括可编程逻辑芯片、CPU芯片、晶体振荡器、复位芯片和复位按键，其中，可编程逻辑芯片连接晶体振荡器、CPU芯片和复位芯片，复位芯片输出的复位信号传递给CPU芯片和可编程逻辑芯片，CPU芯片的喂狗信号、晶体振荡器输出的时钟信号和复位按键的输出信号均传输至可编程逻辑芯片，可编程逻辑芯片的输出端连接至复位芯片的“喂狗端”。

所述可编程逻辑芯片内置分频器、计数器和逻辑门电路，晶体振荡器提供的时钟信号经过分频器变为可供复位芯片识别的低频信号，所述低频信号通过计数器传输给逻辑门电路。

所述计数器在计数到设定值前，输出来自分频器的信号，在计数到设定值后，一直输出高电平信号。

所述逻辑门电路对复位按键的输出信号、CPU芯片的喂狗信号和计数器输出的信号进行逻辑与运算，将逻辑运算产生的信号输出到复位芯片。

所述分频器输出信号的频率可调，计数器的设定值可调。

本实用新型的有益效果为：

(1)分频器、计数器设定值可调，在计数器计数到设定值前，可编程逻辑芯片可以一直输出喂狗信号给复位芯片，避免复位芯片在CPU芯片启动之前复位，可以适应CPU程序启动耗时较长的场合；

(2)CPU芯片将喂狗信号送入可编程逻辑芯片，再由可编程逻辑芯片经过内部逻辑处理后发送信号给复位芯片，则CPU芯片和可编程逻辑芯片任何一个运行异常，复位芯片都会复位，从而可以通过复位芯片监视两个芯片的运行情况；

(3)将复位按键的输出信号与其他信号逻辑与后接入复位芯片的喂狗端，而不是将复位按键的信号接入复位芯片的手动复位端，可避免复位按键因受到瞬时扰动而导致复位芯片复位，提高了系统运行的可靠性；

(4)解决了复杂系统程序上电时间长、按键复位信号易受干扰、只能监视CPU等问题，扩展了应用场合，提高了灵活性和可靠性。

附图说明

图1是本实用新型所述的复位方法的总体示意图；

图2是本实用新型基于可编程逻辑芯片所实现的功能的原理图。

具体实施方式：

下面结合附图与实施例对本实用新型作进一步说明。

如图1所示，CPU芯片、可编程逻辑芯片、复位按键、复位芯片和晶体振荡器组成完整的复位系统。可编程逻辑芯片可采用CPLD或FPGA，晶体振荡器一般采用50MHz的有源晶振。复位芯片的复位引脚连接CPU芯片及可编程逻辑芯片，CPU芯片的喂狗信号、复位按键的输出信号和晶体振荡器的时钟信号均进入可编程逻辑芯片，由可编程逻辑芯片处理后输出信号送给复位芯片的喂狗管脚。装置上电后，复位芯片首先对CPU芯片及可编程逻辑芯片进行复位(持续200ms左右)。之后，CPU芯片及可编程逻辑芯片的程序均开始启动，而可编程逻辑芯片的程序启动时间极短(小于1毫秒)，因此可编程逻辑芯片的程序首先开始运行。