[实用新型]基于FPGA的暂态电压记录装置

说明书

技术领域

本实用新型涉及波形记录领域，特别涉及一种基于FPGA的暂态电压记录装置。

背景技术

电网在运行中可能会发生各种故障，有的会导致供电中断并致设备损毁。电网故障的过程往往伴随着系统电压的扰动。雷击、操作过电压、工频过电压、污闪、设备故障等，都可以造成电网电压扰动，乃至电网事故。记录电网事故前电网电压的扰动情况，对于事故反演和分析具有重要价值。要完整记录电网电压扰动，既要求有高的采样速率，以满足记录雷电波形等的需要；又要求长的记忆时间，以满足记录持续时间较长的事故过程。当采用较高的采样率时，为了节省存储空间，通常会采用一些压缩处理。在以往的暂态电压记录中，通常采用DSP直接读取高速A/D的数据并作实时压缩、存储以及触发判断等，CPU处于连续取数、压缩、处理的过程中，占用CPU大量时间，导致CPU没有时间去做其它工作，从而不得不降低采样率。随着现场可编程门阵列FPGA的迅速发展，采用FPGA实现数据压缩、处理成为一种新的手段。由于FPGA内部有一定数量的触发器、比较器、较大容量的存储器，为实现数据采集、压缩、判断提供了可能。

实用新型内容

有鉴于此，本实用新型的目的是提供一种基于FPGA的暂态电压记录装置，通过增加FPGA处理电路，能够实现对电网各种快速、慢速变化的暂态过程的高速采集，解决了现有装置因CPU占用导致的采样率降低问题。

本实用新型的目的是通过以下技术方案实现的：

该基于FPGA的暂态电压记录装置，包括：

模数转换电路，包括模拟信号调理电路、A/D转换芯片及其外围电路，用于对模拟信号进行调理和模数转换，并输出数字信号至FPGA芯片电路；

FPGA芯片电路，包括FPGA芯片及其外围电路，经FPGA芯片处理后的数据由DSP数字信号处理电路进行读取；

DSP数字信号处理电路，包括DSP芯片及其外围电路,读取FPGA芯片处理后的数据并传输至存储器电路；

存储器电路，包括FLASH存储器和动态存储器，用于存储数据；

时钟、电源及复位器电路。

进一步，所述FPGA芯片包括实时压缩模块和峰值计算模块。

进一步，所述FPGA芯片还包括触发判断模块。

进一步，所述FPGA芯片还包括低速率采集模块。

本实用新型的有益效果是：

本实用新型由于采用FPGA硬件进行实时压缩、峰值计算、触发判断，采用流水线架构，在一个时钟周期内可完成大量的数据运算，从而极大的提高了DSP的效率，使得该装多通道同步采样速率可达20M，满足了对各种快速、慢速变化的暂态过程的记录需求。

本实用新型的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本实用新型的实践中得到教导。本实用新型的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步的详细描述，其中：

图1为本实用新型的结构连接框图；

图2为本实用新型的硬件连接图。

具体实施方式

以下将参照附图，对本实用新型的优选实施例进行详细的描述。应当理解，优选实施例仅为了说明本实用新型，而不是为了限制本实用新型的保护范围。

如图1、图2所示，本实用新型基于FPGA的暂态电压记录装置，包括：

(1)模数转换电路1：包括模拟信号调理电路、A/D转换芯片及其外围电路，用于对模拟信号进行调理和模数转换，并输出数字信号至FPGA芯片电路；

(2)FPGA芯片电路2：包括FPGA芯片及其外围电路，所述FPGA芯片包括实时压缩模块、峰值计算模块、触发判断模块以及低速率采集模块，经FPGA芯片处理后的数据由DSP数字信号处理电路进行读取；

(3)DSP数字信号处理电路3：包括DSP芯片及其外围电路，读取FPGA芯片处理后的数据并传输至存储器电路；

(4)存储器电路4：包括FLASH存储器和动态存储器，用于存储数据；

(5)时钟、电源及复位器电路5：产生输入A/D芯片和FPGA芯片的20M全局时钟、电源和复位信号。

本实施例中，该装置的工作原理如下：